十进制结构矩阵计算原理及实现方法技术

本发明专利技术是一种基于十进制数据下实现的，十进制结构计算的计算机电子硬件计算原理的实现方法。一般二进制计算机的核心计算单元ALU是使用时钟脉冲驱动触发器跳转，最终实现逻辑计算寄存器完成计算。本方法是使用十个比特位的物理数字，在10X10的结构矩阵上，对应数字表示位输入高电平，在矩阵交叉点输出高电平，然后输出到计算输出端口来实现的一种计算方式。后输出到计算输出端口来实现的一种计算方式。

【技术实现步骤摘要】
十进制结构矩阵计算原理及实现方法


[0001]本专利技术是一种计算机的ALU计算单元的计算方法原理，通常二进制计算机的核心计算单元ALU都是采用时钟脉冲驱动逻辑寄存器跳转来实现计算的功能，本处专利技术设计的是一种基于10进制计算的ALU单元计算原理，本计算单元ALU最底层核心计算单元采用结构矩阵来实现计算，这种计算方式也可以变成其它计算机进制下的ALU计算原理，但是使用在十进制计算机上使得计算优势更为明显。

技术介绍

[0002]自1946年美国人首次专利技术现代意义上的计算机（包括嵌入式微型计算机和各种个人电脑，以及各种大型计算机），这种被我们称呼为传统计算机技术的都是基于二进制来完成计算，其中二进制体系下有X86，ARM，MIPS，RISC
‑
V等多种架构。这些而进制计算机所采用的核心计算单元ALU的基本原理都是：由晶体管组成逻辑门，由多个逻辑门组成各种触发器，由多个不同类似触发器最后组成寄存器，最后由时钟脉冲来驱动寄存器跳转，完成所需要的计算，这种二进制下的时钟脉冲驱动的计算寄存器我们都称为传统计算方式的计算ALU单元。我们专利技术的时十进制下使用的逻辑结构计算寄存器，也可以称为计算逻辑结构矩阵，下面文中具体讲述这种十进制计算机使用的十进制逻辑矩阵基本原理和对应技术的ALU单元的实现方法。

技术实现思路

[0003]我们在进行十进制计算的时候，如果A和B都只是个位数，比如A+B=C。那么在这种一个位的计算的情况下，作为输入参数，A由可能是从0
‑
9的10钟可能的数字，同样，B也有可能是从0
‑
9的10种可能的数字，那么计算结果就有可能如附图1显示的，在A和B的交叉点上产生输出结果，输出的结果C可能是0，1，2，3，4，5，6，7，8，9，10，11，12，13，14，15，16，17，18等合计19种计算结果，在图1种，如果将对应图变成一个实际的物理电路图，那么在A和B对应交叉点就会输出一个高电平，这个物理上的高电平就是我们需要的计算结果，通过将对应点的电平输出到计算输出位，就得出了A+B的最终计算结果，其中计算结果0，1，2，3，4，5，6，7，8，9直接输出，计算结果10，11，12，13，14，15，16，17，18除了输出个位的0，1，2，3，4，5，6，7，8，另外还需要向进位上输出结果1。
[0004]2.跟上条所讲述类似，我们在进行十进制计算的时候，如果A和B都只是个位数，比如A
‑
B=C。那么在这种一个位的计算的情况下，作为输入参数，A由可能是从0
‑
9的10钟可能的数字，同样，B也有可能是从0
‑
9的10种可能的数字，那么计算结果就有可能如附图2显示的，在A和B的交叉点上产生输出结果，输出的结果C可能是
‑
9，
‑
8，
‑
7，
‑
6，
‑
5，
‑
4，
‑
3，
‑
2，
‑
1，0，1，2，3，4，5，6，7，8，9，等合计1，8种计算结果，在图1种，如果将对应图变成一个实际的物理电路图，那么在A和B对应交叉点就会输出一个高电平，这个物理上的高电平就是我们需要的计算结果，通过将对应点的电平输出到计算输出位，就得出了A
‑
B的最终计算结果，其中计算结果0，1，2，3，4，5，6，7，8，9直接输出，计算结果
‑
1，
‑
2，
‑
3，
‑
4，
‑
5，
‑
6，
‑
7，
‑
8，
‑
9除了
输出个位的0，1，2，3，4，5，6，7，8，另外还需要向进位上输出结果1。
[0005] 3. 跟上条所讲述类似，我们在进行十进制计算的时候，如果A和B都只是个位数，比如AxB=C。那么在这种一个位的计算的情况下，作为输入参数，A由可能是从0
‑
9的10钟可能的数字，同样，B也有可能是从0
‑
9的10种可能的数字，那么计算结果就有可能如附图3显示的，在A和B的交叉点上产生输出结果，输出的结果C可能是0，1，2，3，4，5，6，7，8，9，10，12，14，15，16，18，21，24，27，28，32，35，36，40，42，48，49，54，56，63，64，72，81等合计32种计算结果，在图3种，如果将对应图变成一个实际的物理电路图，那么在A和B对应交叉点就会输出一个高电平，这个物理上的高电平就是我们需要的计算结果，通过将对应点的电平输出到计算输出位，就得出了AxB的最终计算结果，其中计算结果0，1，2，3，4，5，6，7，8，9直接输出，计算结果10，12，14，15，16，18，21，24，27，28，32，35，36，40，42，48，49，54，56，63，64，72，81除了输出个位的0，1，2，3，4，5，6，7，8，另外还需要向进位上输出结果，向上进位如果是1，2，3，4，5，6，7，8则分别向上位进不同的数字。
[0006]说明书附图 图1：是A+B=C的十进制结构计算矩阵原理结构图。本例中是7+8=15，即A=7，B=8，C=15，其中因为7+8=15，除个位是5以外，产生进位1，所以本图中对应C1=1，C2=5。
[0007]图2：是A
‑
B=C的十进制结构计算矩阵原理结构图。本例中是6
‑
7=
‑
1，即A=7，B=7，C=
‑
1，其中因为A比B小，A
‑
B=
‑
1，需要借位，所以在借位上产生输出1，所以本图对应C1=1，C2=1。
[0008]图3：是AxB=C的十进制结构计算矩阵原理结构图。本例中是7x8=56，即A=7，B=8，C=56，产生进位，所以在进位上产生输出5，所以本图对应C1=5，C2=6。
[0009]图4：是十进制计算机计算单元ALU的加法器组成原理图，其中上述图1仅仅是本图中一个基础单元，当多个物理计算单元进行连接组合，就可以计算多位数和多位数的相加，其它减法计算原理也是跟本图1样，乘法计算使用多个乘法单元计算的结果相加，除法计算就利用数据多次相减，最后累计除的结果，最后通过基础的加，减，乘，除就可以完成所有的计算，同时，利用这种结构计算的原理，我们通过结构矩阵列举多种已知的计算结果，在根据输入条件，输出需要的计算结果，输出到计算输出数据端口。
[0010]图5：加法器的数学模型。本图中十进制的数据32+61，在物理计算中数据分别表示为0000001000，0000000100和0001000000,0000000010，当计算进行的时候，个位数进行加法计算，个位计算0000000100+0000000010=0000001000，同时十位数也进行加法计算，十本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.通过矩阵结构计算原理来实现最小矩阵计算单元，组合多个计算单元来实现物理计算。2.通过十进制计算机的矩阵计算单元组合来实现十进制的计算机的ALU计算单元。3.通过十进制结构矩阵计算的单位矩阵计算加法单元，组合成计算机的ALU计算单元的加法器。4.通过十进制结构矩阵计算的单位矩阵计算减法单元，组合成计算机的ALU计算机单元的减法器。5.通过十进制结构矩阵计算的...

【专利技术属性】
技术研发人员：闵少维，
申请(专利权)人：闵少维，
类型：发明
国别省市：