图像处理器和图像处理方法技术

本发明专利技术公开了一种图像处理器。行存储器具有被分配给它的源图像区域和装饰图像区域。所述源图像区域顺序地保持部分源图像数据，所述部分源图像数据对应于整屏源图像中的至少一行。所述装饰图像区域保持装饰图像数据，所述装饰图像数据对应于用于对所述源图像进行装饰的装饰图像。图像叠加电路重复地执行叠加处理以使所述行存储器中保持的部分源图像数据与部分装饰图像数据叠加，直到整屏源图像被叠加为止，所述部分装饰图像数据对应于部分源图像数据。从而，源图像数据和装饰图像数据可以被叠加而不使用系统总线。这可以防止系统总线利用率的增加。

【技术实现步骤摘要】

本专利技术涉及图像处理器和用于使来自照相机(camera)等的输入图像 与用于对输入图像进行装饰的装饰图像叠加的图像处理方法。
技术介绍
通常，这种图像处理器将来自照相机等的输入源图像存储在系统存储 器中。用于对源图像进行装饰的装饰图像被预先存储在系统存储器中。然 后，被保持在系统存储器中的源图像被用装饰图像覆写，从而源图像与装 饰图像叠加。叠加图像例如通过用于显示器的显示控制器被从系统存储器 读取。系统存储器经由系统总线被连接到多个模块，这多个模块包括控制 系统的CPU、显示控制器等。另外，存在具有行存储器的另一个图像处理器，其行存储器的容量可 容纳通过叠加多个图像得到的叠加图像的至少一行的图像数据。行存储器 中保持的叠加图像然后例如通过用于显示器的显示控制器被逐行顺序读取 (例如，参照日本未审查的专利申请公开No.2005-331674)。这种图像处理器在使源图像与装饰图像叠加时读取系统存储器中保持 的装饰图像，使得对系统存储器的访问次数增加。例如，这种图像处理器 在对图像进行叠加之前将源图像存储在系统存储器中。然后，图像处理器 从系统存储器读取系统存储器中预先保持的装饰图像，然后用所读取的装 饰图像对系统存储器中的源图像进行覆写，从而叠加图像。因此，为了使 装饰图像与源图像叠加，系统存储器需要被访问三次。随着图像叠加处理 所需的对系统存储器的访问次数的增加，系统总线利用率增加。当系统总 线被用于图像叠加处理时，诸如CPU这样的其他模块无法使用系统总线。 这使系统性能劣化。另外，存在从行存储器输出叠加图像的另一个图像处理器。为了对图像进行叠加，它将源图像预先存储在系统存储器中。然后，图像处理器从 系统存储器读取与行存储器的行数相对应的装饰图像数据和源图像数据。 然后继续对所读取的图像数据进行叠加，直到得到一屏大小的叠加图像。 因此，为了使装饰图像与源图像叠加，系统存储器需要被访问至少三次。 随着图像叠加处理所需的对系统存储器的访问次数的增加，系统总线利用 率增加。当系统总线被用于图像叠加处理时，诸如CPU这样的其他模块无 法使用系统总线。这使系统性能劣化。
技术实现思路
本专利技术的一个目的是通过使用小存储容量的行存储器来减少叠加图像 所需的对系统存储器的访问次数和防止系统总线利用率的增加，并且縮小 图像叠加处理所需的系统存储区。根据本专利技术的一个方面，行存储器具有被分配给它的源图像区域和装 饰图像区域。所述源图像区域顺序地保持与整屏源图像中的至少一行相对 应的部分源图像数据。所述装饰图像区域保持与用于对源图像进行装饰的 装饰图像相对应的装饰图像数据。图像叠加电路重复地执行叠加处理以使所述行存储器中保持的部分源 图像数据与对应于部分源图像数据的部分装饰图像数据叠加，直到源图像 被叠加为止。具体而言，图像叠加电路使所述行存储器中保持的源图像数 据与装饰图像数据叠加。从而，源图像数据和装饰图像数据可被叠加而不 使用系统总线。这可防止系统总线利用率的增加，另外，縮小图像叠加处 理所需的系统存储区。附图说明当结合附图阅读下列详细描述时，本专利技术的特征、原理和功用将从中 变得清楚，在附图中用同样的标号表示相似的部分，其中 图1是示出了本专利技术的第一实施例的框图； 图2是第一实施例的操作的示图； 图3是示出了本专利技术的第二实施例的框图4是示出了本专利技术的第三实施例的框图； 图5A和图5B是第三实施例的操作的示图6是示出了本专利技术的比较示例的框图7是示出了本专利技术的第四实施例的框图8是第四实施例的操作的示图9是示出了本专利技术的第五实施例的框图IO是第五实施例的操作的示图11是示出了本专利技术的第六实施例的框图12是第六实施例的写和读装饰图像数据的操作的示图;图B是示出了本专利技术的第七实施例的框图14是第七实施例的操作的示图15A和图15B是第七实施例的操作的具体示例的示图;图16是示出了本专利技术的第八实施例的框图； 图17是第八实施例的操作的示图； 图18是示出了本专利技术的第九实施例的框图； 图19是示出了本专利技术的第十实施例的框图； 图20是示出了本专利技术的第十一实施例的框图； 图21是示出了本专利技术的第十二实施例的框图。具体实施例方式在下文中，将参照附图来描述本专利技术的实施例。图1示出了本专利技术的第一实施例。该实施例示出了本专利技术的基本原理。图像处理器具有图像处理电路IMGPC。图像处理电路IMGPC具有行 存储器LM、图像处理部件IMGPU和图像叠加电路IMGSPC。图像处理 器被安装在例如数码相机中。在其中安装有图像处理器的数码相机中，向 图像处理电路IMGPC提供图像数据的图像输出单元IMGOU与例如具有 照相机的图像传感器和AD转换器的单元相对应。行存储器LM被连接到图像处理部件IMGPU和图像叠加电路 IMGSPC。行存储器LM具有被分配给它的源图像区域SAREA和装饰图 像区域DAREA。源图像区域SAREA例如从图像输出单元IMGOU顺序地 接收与源图像SIMG的60行的部分源图像相对应的部分源图像数据，然 后将接收到的数据顺序地保持。这里，源图像SIMG是由照相机捕捉的整 屏图像。源图像数据是用于组成源图像的图像数据。部分源图像是源图像 中从行存储器LM中保持的部分源图像数据生成的图像。将参照图2来详 细描述源图像区域SAREA和装饰图像区域DAREA的大小。装饰图像区域DAREA保持了与用于对源图像SIMG进行装饰的装饰 图像DIMG相对应的装饰图像数据。装饰图像DIMG例如是相框的图像。 例如，图像叠加电路IMGSPC仅使装饰图像DIMG的外围的斜线部分与源 图像SIMG叠加。在下文中，图像和该图像的图像数据由相同的标号表 示。例如，图中的标号SIMG表示源图像和源图像数据，并且标号DIMG 表示装饰图像和装饰图像数据。图像处理部件IMGPU从行存储器LM顺序地读取部分源图像数据， 然后执行诸如源图像的放大/縮小和滤波这样的一般图像处理。作为处理后 的图像的部分源图像数据被写回行存储器LM的源图像区域SAREA。图像叠加电路IMGSPC重复地执行叠加过程，以使保持在行存储器 LM中的部分源图像数据与装饰图像数据DIMG中与部分源图像数据相对 应的装饰图像数据部分叠加，直到叠加后的源图像SPIMG被生成。由上 面的操作得到的部分叠加图像数据被顺序地输出到系统总线SYSB。本实 施例的图像处理器不需要使用系统总线来使源图像数据与装饰图像数据叠 加。结果，可防止系统总线利用率的增加。图2示出了第一实施例的操作的示例。图中的虚线示出了图像处理的 流程。行存储器LM例如具有可保持1600像素X60行的图像数据的存储 容量。在本实施例中，源图像SIMG的大小是320像素X240像素 (QVGA大小)。行存储器LM的源图像区域SAREA被分配了可保持部 分源图像数据SIMGa的容量，所述部分源图像数据SIMGa与源图像 SIMG的60行(320像素X60行)的部分源图像SIMGa相对应。行存储 器LM的剩余区域(1280像素X60行)被用于装饰图像区域DAREA。从 而，装饰图像区域DAREA可保持76800像素的装饰图像数据DIMG。因此，装饰图像区域DAREA可保持对应于一幅图像的320像素X240像素 (76800像素)的装饰图本文档来自技高网...

【技术保护点】
一种图像处理器，包括：　　　　行存储器，其具有被分配给该行存储器的源图像区域和装饰图像区域，所述源图像区域将部分源图像数据顺序地保持在其中，所述部分源图像数据对应于整屏源图像中的至少一行，所述装饰图像区域将装饰图像数据存储在其中，所述装饰图像数据对应于用于对所述源图像进行装饰的装饰图像；以及　　　　图像叠加电路，其重复地执行叠加处理以使所述行存储器中保持的部分源图像数据与部分装饰图像数据叠加，直到所述源图像被叠加为止，所述部分装饰图像数据对应于部分源图像数据。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：山田淳，打田淳，
申请(专利权)人：富士通株式会社，
类型：发明
国别省市：JP[日本]