工艺制造方法、阈值电压的调节方法、设备和存储介质技术

一种工艺制造方法、阈值电压的调节方法、设备和存储介质，工艺制造方法包括：工艺制造方法包括：确定待形成MOS器件类型以及对应的阈值电压区间；根据MOS器件类型以及对应的阈值电压区间，通过查询预先配置的阈值电压区间第一映射关系与阈值电压区间第二映射关系，获得对应的阈值电压调节工序；根据对应的阈值电压调节工序，建立工艺流程；其中，第一映射关系为阈值电压区间与MOS器件类型映射关系；第二映射关系为第一映射关系中的阈值电压区间与预设工艺流程中选取至少一个调节工艺构成的阈值电压调节工序对应，阈值电压调节工序在总的阈值电压偏移量作用下使阈值电压位于对应阈值电压区间中。本发明专利技术降低了调节阈值电压的难度。难度。难度。

【技术实现步骤摘要】
工艺制造方法、阈值电压的调节方法、设备和存储介质


[0001]本专利技术实施例涉及半导体制造领域，尤其涉及一种工艺制造方法、阈值电压的调节方法、设备和存储介质。

技术介绍

[0002]互补型金属-氧化物-半导体(Complementary Metal-Oxide-Semiconductor，CMOS)晶体管是是集成电路中最重要的元件之一。所述互补型金属氧化物半导体管包括PMOS器件和NMOS器件。
[0003]随着半导体结构的特征尺寸的不断缩小，最具挑战性的问题是如何解决半导体结构漏电流大的问题。其中，半导体结构的漏电流大的问题，主要是由传统栅介质层厚度不断减小所引起的。
[0004]当前提出的解决方法是采用高k栅介质材料代替传统的二氧化硅栅介质材料，并使用金属作为栅电极，以避免高k材料与传统栅电极材料发生费米能级钉扎效应以及硼渗透效应。
[0005]而且，为了调节CMOS晶体管的阈值电压，目前会在高K栅介质层的表面形成功函数层(work function layer)；其中，PMOS器件的功函数层需要具有较高的功函数，而NMOS器件的功函数层需要具有较低的功函数。因此，在形成PMOS器件和NMOS器件的过程中，PMOS器件和NMOS器件所对应的功函数层的材料不同，以满足各自功函数调节的需求。

技术实现思路

[0006]本专利技术实施例解决的问题是提供一种工艺制造方法、阈值电压的调节方法、设备和存储介质，降低调节阈值电压的难度。
[0007]为解决上述问题，本专利技术实施例提供一种工艺制造方法，包括：确定待形成MOS器件类型以及对应的阈值电压区间；根据所述MOS器件类型以及对应的阈值电压区间，通过查询预先配置的阈值电压区间第一映射关系与阈值电压区间第二映射关系，获得对应的阈值电压调节工序；根据所述对应的阈值电压调节工序，建立工艺流程；其中，所述第一映射关系为所述阈值电压区间与MOS器件类型映射关系；所述第二映射关系为所述第一映射关系中的阈值电压区间与预设工艺流程中选取至少一个调节工艺构成的阈值电压调节工序对应，所述阈值电压调节工序在总的阈值电压偏移量作用下使阈值电压位于对应所述阈值电压区间中。
[0008]相应的，本专利技术实施例还提供一种阈值电压的调节方法，包括：设置至少一个阈值电压区间；创建所述阈值电压区间第一映射关系，所述第一映射关系为所述阈值电压区间与MOS器件类型映射关系；设置预设工艺流程，所述预设工艺流程包括在制造MOS器件中进行的调节工艺，每一所述调节工艺具有相对应的阈值电压偏移量；创建阈值电压区间第二映射关系，所述第二映射关系为所述第一映射关系中的所述阈值电压区间与所述预设工艺流程中选取至少一个调节工艺构成的阈值电压调节工序对应，所述阈值电压调节工序在总
的阈值电压偏移量作用下使阈值电压位于对应所述阈值电压区间中。
[0009]相应地，本专利技术实施例还提供一种设备，包括至少一个存储器和至少一个处理器，所述存储器存储有一条或多条计算机指令，其中，所述一条或多条计算机指令被所述处理器执行以实现上述工艺制造方法。
[0010]相应的，本专利技术实施例还提供一种存储介质，所述存储介质存储有一条或多条计算机指令，所述一条或多条计算机指令用于实现上述工艺制造方法。
[0011]与现有技术相比，本专利技术实施例的技术方案具有以下优点：
[0012]本专利技术实施例提供的工艺制造方法中，根据待形成MOS器件类型以及对应的阈值电压区间，通过查询预先配置的阈值电压区间第一映射关系与阈值电压区间第二映射关系，获得对应的阈值电压调节工序，然后根据所述对应的阈值电压调节工序，建立工艺流程，其中，所述第一映射关系为所述阈值电压区间与MOS器件类型映射关系，所述第二映射关系为所述第一映射关系中的阈值电压区间与预设工艺流程中选取至少一个调节工艺构成的阈值电压调节工序对应，所述阈值电压调节工序在总的阈值电压偏移量作用下使阈值电压位于对应所述阈值电压区间中；因此，通过查询的方式，即可获得对应的阈值电压调节工序，而且通过不同调节工艺的组合方式获得对应的阈值电压调节工序，从而能够通过所述工艺制造方法形成任意所需阈值电压的MOS器件，进而降低了调节阈值电压的难度。
[0013]本专利技术实施例提供的阈值电压的调节方法中，在设置至少一个阈值电压区间后，先创建所述阈值电压区间第一映射关系，所述第一映射关系为所述阈值电压区间与MOS器件类型映射关系，再设置预设工艺流程，所述预设工艺流程包括在制造MOS器件中进行的调节工艺，每一所述调节工艺具有相对应的阈值电压偏移量，接着创建阈值电压区间第二映射关系，所述第二映射关系为所述第一映射关系中的所述阈值电压区间与所述预设工艺流程中选取至少一个调节工艺构成的阈值电压调节工序对应，所述阈值电压调节工序在总的阈值电压偏移量作用下使阈值电压位于对应所述阈值电压区间中；因此，通过不同调节工艺的组合方式，能够获得与MOS器件类型以及对应的阈值电压区间相对应的阈值电压调节工序，以满足形成多阈值电压器件的需求，从而提高了所述阈值电压的调节方法的适用性，进而降低了调节阈值电压的难度。
附图说明
[0014]图1至图2是一种半导体结构的制造方法中各步骤对应的结构示意图；
[0015]图3是本专利技术工艺制造方法一实施例的流程图；
[0016]图4是本专利技术阈值电压的调节方法一实施例的流程图；
[0017]图5是本专利技术一实施例所提供的设备的硬件结构图。
具体实施方式
[0018]随着半导体结构的特征尺寸的不断减小，调节阈值电压的难度相应增大。现结合一种半导体结构的制造方法分析调节阈值电压的难度变大原因。
[0019]图1至图2是一种半导体结构的制造方法中各步骤对应的结构示意图。
[0020]参考图1，提供基底10，所述基底10上形成有层间介质层20，所述层间介质层20内形成有栅极开口25。
[0021]所述基底10可以包括NMOS区(图未示)和PMOS区(图未示)中的一种或两种，所述NMOS区可用于形成具有不同阈值电压的NMOS器件，所述PMOS区可用于形成具有不同阈值电压的PMOS器件。
[0022]其中，所述半导体结构的制造方法采用后栅(gate last)工艺形成栅极结构，所述栅极开口25通过去除伪栅结构(dummy gate)的方式形成。
[0023]继续参考图1，形成保形覆盖所述栅极开口25的高k栅介质层30。
[0024]参考图2，形成保形覆盖所述高k栅介质层30的功函数层40。
[0025]后续制程还包括：填充所述栅极开口25，形成覆盖所述功函数层40的栅电极层；通过平坦化工艺，去除高于所述层间介质层20顶面的栅电极层、功函数层40和高k栅介质层30，所述栅极开口25中剩余的所述栅电极层、功函数层40和高k栅介质层30用于构成栅极结构。
[0026]根据待形成MOS器件类型以及对应的阈值电压，所述功函数层40为单层结构，或者，所述功函数层40为叠层结构，所述叠层结构本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种工艺制造方法，其特征在于，包括：确定待形成MOS器件类型以及对应的阈值电压区间；根据所述MOS器件类型以及对应的阈值电压区间，通过查询预先配置的阈值电压区间第一映射关系与阈值电压区间第二映射关系，获得对应的阈值电压调节工序；根据所述对应的阈值电压调节工序，建立工艺流程；其中，所述第一映射关系为所述阈值电压区间与MOS器件类型映射关系；所述第二映射关系为所述第一映射关系中的阈值电压区间与预设工艺流程中选取至少一个调节工艺构成的阈值电压调节工序对应，所述阈值电压调节工序在总的阈值电压偏移量作用下使阈值电压位于对应所述阈值电压区间中。2.如权利要求1所述的工艺制造方法，其特征在于，在建立工艺流程的步骤中，所述工艺流程还包括依次进行的界面层形成工艺和高k栅介质层形成工艺，所述高k栅介质层形成工艺在所述调节工艺之前进行。3.如权利要求1所述的工艺制造方法，其特征在于，确定待形成MOS器件类型以及对应的阈值电压区间的步骤中，所述MOS器件类型包括NMOS器件和PMOS器件中的一种或两种；所述阈值电压区间包括第一阈值电压、第二阈值电压、第三阈值电压、第四阈值电压、第五阈值电压、第六阈值电压、第七阈值电压和第八阈值电压中的一种或多种，且所述第一阈值电压、第二阈值电压、第三阈值电压、第四阈值电压、第五阈值电压、第六阈值电压、第七阈值电压和第八阈值电压所对应的阈值电压递增。4.如权利要求1所述的工艺制造方法，其特征在于，通过查询预先配置的阈值电压区间第一映射关系与阈值电压区间第二映射关系，获得对应的阈值电压调节工序的步骤中，在所述阈值电压区间第二映射关系中，所述调节工艺包括电偶极子层形成工艺、功函数层形成工艺和功函数层等离子体处理工艺。5.如权利要求4所述的工艺制造方法，其特征在于，所述预设工艺流程中的调节工艺包括：电偶极子层形成工艺、第一N型功函数层形成工艺、第一P型功函数层形成工艺、第二P型功函数层形成工艺、P型功函数层等离子体处理工艺、第二N型功函数层形成工艺和N型功函数层等离子体处理工艺；其中，所述第一N型功函数层形成工艺、第一P型功函数层形成工艺、第二P型功函数层形成工艺和第二N型功函数层形成工艺作为所述功函数层形成工艺，所述P型功函数层等离子体处理工艺和N型功函数层等离子体处理工艺作为所述功函数层等离子体处理工艺。6.如权利要求5所述的工艺制造方法，其特征在于，确定待形成MOS器件类型以及对应的阈值电压区间的步骤中，所述MOS器件为NMOS器件，所述NMOS器件对应的阈值电压区间为第一阈值电压；获得对应的阈值电压调节工序的步骤中，所述对应的阈值电压调节工序包括所述电偶极子层形成工艺、第一N型功函数层形成工艺和第二N型功函数层形成工艺；或者，确定待形成MOS器件类型以及对应的阈值电压区间的步骤中，所述MOS器件为NMOS器件，所述NMOS器件对应的阈值电压区间为第二阈值电压；获得对应的阈值电压调节工序的步骤中，所述对应的阈值电压调节工序包括所述电偶极子层形成工艺、第一N型功函数层形成工艺、第二N型功函数层形成工艺和N型功函数层等
离子体处理工艺；或者，确定待形成MOS器件类型以及对应的阈值电压区间的步骤中，所述MOS器件为NMOS器件，所述NMOS器件对应的阈值电压区间为第三阈值电压；获得对应的阈值电压调节工序的步骤中，所述对应的阈值电压调节工序包括所述电偶极子层形成工艺、第一P型功函数层形成工艺和第二N型功函数层形成工艺；或者，确定待形成MOS器件类型以及对应的阈值电压区间的步骤中，所述MOS器件为NMOS器件，所述NMOS器件对应的阈值电压区间为第四阈值电压；获得对应的阈值电压调节工序的步骤中，所述对应的阈值电压调节工序包括所述电偶极子层形成工艺、第一P型功函数层形成工艺、第二N型功函数层形成工艺和N型功函数层等离子体处理工艺；或者，确定待形成MOS器件类型以及对应的阈值电压区间的步骤中，所述MOS器件为NMOS器件，所述NMOS器件对应的阈值电压区间为第五阈值电压；获得对应的阈值电压调节工序的步骤中，所述对应的阈值电压调节工序包括所述第一P型功函数层形成工艺和第二N型功函数层形成工艺；或者，确定待形成MOS器件类型以及对应的阈值电压区间的步骤中，所述MOS器件为NMOS器件，所述NMOS器件对应的阈值电压区间为第六阈值电压；获得对应的阈值电压调节工序的步骤中，所述对应的阈值电压调节工序包括所述第一P型功函数层形成工序、第二N型功函数层形成工序和N型功函数层等离子体处理工序；或者，确定待形成MOS器件类型以及对应的阈值电压区间的步骤中，所述MOS器件为NMOS器件，所述NMOS器件对应的阈值电压区间为第七阈值电压；获得对应的阈值电压调节工序的步骤中，所述对应的阈值电压调节工序包括所述第一P型功函数层形成工艺、P型功函数层等离子体处理工艺和N型功函数层形成工艺；或者，确定待形成MOS器件类型以及对应的阈值电压区间的步骤中，所述MOS器件为NMOS器件，所述NMOS器件对应的阈值电压区间为第八阈值电压；获得对应的阈值电压调节工序的步骤中，所述对应的阈值电压调节工序包括所述第一P型功函数层形成工艺、P型功函数层等离子体处理工艺、第二N型功函数层形成工艺和N型功函数层等离子体处理工艺。7.如权利要求5所述的工艺制造方法，其特征在于，确定待形成MOS器件类型以及对应的阈值电压区间的步骤中，所述MOS器件为PMOS器件，所述PMOS器件对应的阈值电压区间为第一阈值电压；获得对应的阈值电压调节工序的步骤中，所述对应的阈值电压调节工序包括所述第一P型功函数层形成工艺、第二P型功函数层形成工艺和P型功函数层等离子体处理工艺；或者，
确定待形成MOS器件类型以及对应的阈值电压区间的步骤中，所述MOS器件为PMOS器件，所述PMOS器件对应的阈值电压区间为第二阈值电压；获得对应的阈值电压调节工序的步骤中，所述对应的阈值电压调节工序包括所述电偶极子层形成工艺、第一P型功函数层形成工艺、第二P型功函数层形成工艺和P型功函数层等离子体处理工艺；或者，确定待形成MOS器件类型以及对应的阈值电压区间的步骤中，所述MOS器件为PMOS器件，所述PMOS器件对应的阈值电压区间为第三阈值电压；获得对应的阈值电压调节工序的步骤中，所述对应的阈值电压调节工序包括所述第一P型功函数层形成工艺和第二P型功函数层形成工艺；或者，确定待形成MOS器件类型以及对应的阈值电压区间的步骤中，所述MOS器件为PMOS器件，所述PMOS器件对应的阈值电压区间为第四阈值电压；获得对应的阈值电压调节工序的步骤中，所述对应的阈值电压调节工序包括所述电偶极子层形成工艺、第一P型功函数层形成工艺和第二P型功函数层形成工艺；或者，确定待形成MOS器件类型以及对应的阈值电压区间的步骤中，所述MOS器件为PMOS器件，所述PMOS器件对应的阈值电压区间为第五阈值电压；获得对应的阈值电压调节工序的步骤中，所述对应的阈值电压调节工序包括所述第一P型功函数层形成工序和P型功函数层等离子体处理工序；或者，确定待形成MOS器件类型以及对应的阈值电压区间的步骤中，所述MOS器件为PMOS器件，所述PMOS器件对应的阈值电压区间为第六阈值电压；获得对应的阈值电压调节工序的步骤中，所述对应的阈值电压调节工序包括所述电偶极子层形成工艺、第一P型功函数层形成工艺和P型功函数层等离子体处理工艺；或者，确定待形成MOS器件类型以及对应的阈值电压区间的步骤中，所述MOS器件为PMOS器件，所述PMOS器件对应的阈值电压区间为第七阈值电压；获得对应的阈值电压调节工序的步骤中，所述对应的阈值电压调节工序包括所述第一P型功函数层形成工艺；或者，确定待形成MOS器件类型以及对应的阈值电压区间的步骤中，所述MOS器件为PMOS器件，所述PMOS器件对应的阈值电压区间为第八阈值电压；获得对应的阈值电压调节工序的步骤中，所述对应的阈值电压调节工序包括所述电偶极子层形成工艺和第一P型功函数层形成工艺。8.如权利要求7所述的工艺制造方法，其特征在于，所述PMOS器件的衬底材料为SiGe，所述PMOS器件对应的阈值电压调节工序还包括所述第二N型功函数层形成工艺。9.如权利要求5所述的工艺制造方法，其特征在于，确定待形成MOS器件类型以及对应的阈值电压区间的步骤中，所述MOS器件为NMOS器件；
在所述电偶极子层形成工艺...

【专利技术属性】
技术研发人员：亚伯拉罕，
申请(专利权)人：中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：