存储器器件及其编程操作制造技术

在某些方面中，一种存储器器件包括：存储器串，存储器串包括漏极选择栅极(DSG)晶体管、多个存储器单元和源极选择栅极(SSG)晶体管；以及外围电路，外围电路耦合到存储器串。外围电路被配置为：响应于在对多个存储器单元中的选择存储器单元的编程操作期间的中断，接通DSG晶体管或SSG晶体管中的至少一个。外围电路还被配置为在接通DSG晶体管或SSG晶体管中的至少一个之后，暂停编程操作。暂停编程操作。暂停编程操作。

【技术实现步骤摘要】
【国外来华专利技术】存储器器件及其编程操作
[0001]相关申请的交叉引用
[0002]本申请要求2020年5月19日提交的名为“CONTRL METHOD AND CONTROLLER OF PROGRAM SUSPENDING AND RESUMING FOR MEMORY”的国际专利申请PCT/CN2020/091037号的优先权权益，该申请的全部内容通过引用并入本文。

技术介绍

[0003]本公开涉及存储器器件及其操作方法。
[0004]闪存存储器是一种可以被电擦除和重新编程的低成本、高密度、非易失性的固态存储介质。闪存存储器包括NOR闪存存储器和NAND闪存存储器。可以由闪存存储器执行各种操作，例如，读取、编程(写入)和擦除，以将每个存储器单元的阈值电压改变为期望电平。对于NAND闪存存储器，可以在块级执行擦除操作，并且可以在页级执行编程操作或读取操作。

技术实现思路

[0005]在一个方面中，一种存储器器件包括：存储器串，存储器串包括漏极选择栅极(DSG)晶体管、多个存储器单元和源极选择栅极(SSG)晶体管；以及外围电路，外围电路耦合到存储器串。外围电路被配置为：响应于在对多个存储器单元中的选择存储器单元的编程操作期间的中断，接通DSG晶体管或SSG晶体管中的至少一个。外围电路还被配置为在接通DSG晶体管或SSG晶体管中的至少一个之后，暂停编程操作。
[0006]在另一方面中，一种系统包括被配置为存储数据的存储器器件、耦合到存储器器件的存储器控制器以及被配置为将系统耦合到主机的连接器。存储器器件包括：存储器串，存储器串包括DSG晶体管、多个存储器单元和SSG晶体管；以及外围电路，外围电路耦合到存储器串。外围电路被配置为：发起对多个存储器单元中的选择存储器单元的编程操作；在编程操作期间接收中断命令。外围电路还被配置为响应于接收到中断命令，接通DSG晶体管或SSG晶体管中的至少一个。外围电路还被配置为在接通DSG晶体管或SSG晶体管中的至少一个之后，暂停编程操作。存储器控制器被配置为：将编程命令传输到外围电路，以发起编程操作；并且在编程命令之后将中断命令传输到外围电路。
[0007]在又一方面中，提供了一种用于操作存储器器件的方法。存储器器件包括存储器串，存储器串包括DSG晶体管、多个存储器单元和SSG晶体管。发起对多个存储器单元中的选择存储器单元的编程操作。在编程操作期间接收中断命令。响应于接收到中断命令，接通DSG晶体管或SSG晶体管中的至少一个。在接通DSG晶体管或SSG晶体管中的至少一个之后，暂停编程操作。
附图说明
[0008]并入本文并且形成说明书的一部分的附图示出了本公开的方面，并且与描述一起进一步用于解释本公开的原理并且使相关领域的技术人员能够制成和使用本公开。
[0009]图1示出了根据本公开的一些方面的具有存储器器件的系统的块图。
[0010]图2A示出了根据本公开的一些方面的具有存储器器件的存储器卡的示图。
[0011]图2B示出了根据本公开的一些方面的具有存储器器件的固态驱动器(SSD)的示图。
[0012]图3示出了根据本公开的一些方面的包括外围电路的存储器器件的示意图。
[0013]图4A和图4B分别示出了根据本公开的一些方面的包括NAND存储器串的存储器单元阵列的截面的侧视图和平面图。
[0014]图5示出了根据本公开的一些方面的包括存储器单元阵列和外围电路的存储器器件的块图。
[0015]图6示出了响应于中断而暂停的编程操作的方案。
[0016]图7示出了图6中的编程操作方案的波形图。
[0017]图8示出了图6中的编程操作之后的存储器单元的阈值电压分布。
[0018]图9示出了根据本公开的一些方面的响应于中断命令而暂停的编程操作中的3D NAND存储器串。
[0019]图10示出了根据本公开的一些方面的响应于中断命令而暂停的编程操作的方案。
[0020]图11示出了根据本公开的一些方面的图10中的编程操作方案的波形图。
[0021]图12示出了根据本公开的一些方面的响应于中断命令而暂停的编程操作的另一方案。
[0022]图13示出了根据本公开的一些方面的图12中的编程操作方案的波形图。
[0023]图14示出了根据本公开的一些方面的用于操作存储器器件的方法的流程图。
[0024]图15A示出了根据本公开的一些方面的用于释放在响应于中断而暂停编程操作时所累积的空穴的方法的流程图。
[0025]图15B示出了根据本公开的一些方面的用于释放在响应于中断而暂停编程操作时所累积的空穴的另一方法的流程图。
[0026]将参考附图描述本公开。
具体实施方式
[0027]尽管讨论了具体的构造和布置，但是应当理解，这样做仅仅是出于说明的目的。这样，在不脱离本公开的范围的情况下，可以使用其他构造和布置。此外，本公开也可以用于各种其他应用。如本公开中描述的功能和结构特征可以彼此组合、调整和修改，并且以在附图中未具体描绘的方式，使得这些组合、调整和修改在本公开的范围内。
[0028]一般地，术语可以至少部分地从上下文中的使用来理解。例如，至少部分地取决于上下文，如本文所用的术语“一个或多个”可以用于以单数意义描述任何特征、结构或特性，或者可以用于以复数意义描述特征、结构或特性的组合。类似地，诸如“一”或“所述”的术语同样可以被理解为传达单数用法或传达复数用法，这至少部分地取决于上下文。另外，术语“基于”可以被理解为不一定旨在传达排他的一组因素，并且可以替代地允许存在不一定明确描述的附加因素，这同样至少部分地取决于上下文。
[0029]NAND闪存存储器器件可以在页/字线级执行编程(写入)操作，即同时对耦合到同一选择字线的所有存储器单元进行编程。由于每个编程操作花费相对长的时间(例如，数百微秒(μS))(因为每个编程操作可能涉及多个遍，每个遍具有施加编程脉冲和验证脉冲的多
个周期)，因此NAND闪存存储器器件通常支持在对一页的编程操作期间的中断，以暂停正在进行的编程操作并且切换到另一操作(例如，对另一页的读取操作)。一旦完成其他操作，就可以恢复暂停的编程操作，以对初始页进行编程。
[0030]在暂停周期期间(例如，在编程操作暂停的时间与编程操作恢复的时间之间)，每个选择存储器串(例如，NAND存储器串)的沟道浮置，因为分别在漏极端和源极端处的漏极选择栅极(DSG)晶体管和源极选择栅极(SSG)晶体管两者被关断。在对选择页进行编程时施加在选择字线上的编程电压的放电和选择字线与沟道之间的耦合电容器相结合可能导致沟道中的负耦合电势。结果，空穴可能被负电势吸引(例如从耦合到选择存储器串的源极的P阱被吸引)，并且在选择存储器单元的沟道和电荷捕获层中累积。暂停周期越长，可以累积的空穴越多。
[0031]在编程暂停周期期间累积的额外空穴可以增加选择存储器单元的阈值电压，使得在编程操作恢复时，即使选择存储器单元可能没有被编程到本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种存储器器件，包括：存储器串，所述存储器串包括漏极选择栅极(DSG)晶体管、多个存储器单元和源极选择栅极(SSG)晶体管；以及外围电路，所述外围电路耦合到所述存储器串，并且被配置为：响应于在对所述多个存储器单元中的选择存储器单元的编程操作期间的中断，接通所述DSG晶体管或所述SSG晶体管中的至少一个；并且在接通所述DSG晶体管或所述SSG晶体管中的所述至少一个之后，暂停所述编程操作。2.根据权利要求1所述的存储器器件，其中，所述外围电路还被配置为在接通所述DSG晶体管或所述SSG晶体管中的所述至少一个的同时，接通所述选择存储器单元和所述多个存储器单元中的未选择存储器单元，所述未选择存储器单元在所述选择存储器单元与所述DSG晶体管或所述SSG晶体管中的所述至少一个之间。3.根据权利要求1或2所述的存储器器件，其中，在所述DSG晶体管或所述SSG晶体管中的所述至少一个被接通时，所述存储器串的漏极或源极中的至少一个接地。4.根据权利要求1
‑
3中的任何一项所述的存储器器件，其中，所述外围电路还被配置为响应于由所述中断触发的另一操作的完成而恢复所述编程操作。5.根据权利要求4所述的存储器器件，其中，所述另一操作包括读取操作。6.根据权利要求1
‑
5中的任何一项所述的存储器器件，其中，所述外围电路被配置为接通所述SSG晶体管。7.根据权利要求6所述的存储器器件，还包括：选择字线，所述选择字线耦合到所述选择存储器单元；以及SSG线，所述SSG线耦合到所述SSG晶体管，其中，所述外围电路包括字线驱动器，所述字线驱动器被配置为：在所述选择字线上施加编程电压，以对所述选择存储器单元进行编程；并且在所述选择字线上施加所述编程电压之后，在所述SSG线上施加SSG电压，以接通所述SSG晶体管。8.根据权利要求7所述的存储器器件，还包括未选择字线，所述未选择字线耦合到所述多个存储器单元中的未选择存储器单元，其中，所述字线驱动器还被配置为在所述选择字线上施加所述编程电压的同时，并且在所述SSG线上施加所述SSG电压的同时，在所述未选择字线上施加通过电压，以接通所述未选择存储器单元。9.根据权利要求7或8所述的存储器器件，其中，所述字线驱动器还被配置为：对所述选择字线上的所述编程电压进行放电；在对所述选择字线上的所述编程电压进行放电之后，在所述选择字线上施加通过电压，以接通所述选择存储器单元；并且在所述选择字线上施加所述通过电压的同时，在所述SSG线上施加所述SSG电压。10.根据权利要求7或8所述的存储器器件，其中，所述字线驱动器还被配置为：对所述选择字线上的所述编程电压进行放电；并且在对所述选择字线上的所述编程电压进行放电的同时，在所述SSG线上施加所述SSG电压。
11.根据权利要求10所述的存储器器件，其中，所述字线驱动器还被配置为在放电的编程电压仍然接通所述选择存储器单元时，施加所述SSG电压。12.根据权利要求7
‑
11中的任何一项所述的存储器器件，其中，在所述选择字线上施加所述编程电压的同时，发生所述中断。13.一种系统，包括：存储器器件，所述存储器器件被配置为存储数据，并且包括：存储器串，所述存储器串包括漏极选择栅极(DSG)晶体管、多个存储器单元和源极选择栅极(SSG)晶体管；以及外围电路，所述外围电路耦合到所述存储器串，并且被配置为：发起对所述多个存储器单元中的选择存储器单元的编...

【专利技术属性】
技术研发人员：杜智超，王瑜，李海波，姜柯，田野，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：