一种高集成2.5D封装结构及其制造方法技术

本发明专利技术涉及芯片封装技术领域，具体为一种高集成2.5D封装结构及其制造方法，包括Package Substrate和埋die的硅Interposer，所述埋die的硅Interposer的上下表面均开设有凹槽，所述埋die的硅Interposer的凹槽内设置有预埋芯片，埋die的硅Interposer和预埋芯片之间设置有胶水，埋die的硅Interposer的下表面设置有Package Substrate，埋die的硅Interposer的上表面的右侧设置有逻辑芯片，埋die的硅Interposer的上表面的左侧设置有HBM芯片，同时在埋die的硅Interposer的顶面和底面时贴装多个预埋芯片，提高产品电性表现，缩短了芯片和芯片之间的导通回路，方便提高电性能，通过堆叠或并排放置在具有硅通孔的埋die的硅Interposer顶部，埋die的硅Interposer可提供芯片之间的互联，从而增加整个2.5D封装的集成度。集成度。集成度。

【技术实现步骤摘要】
一种高集成2.5D封装结构及其制造方法


[0001]本专利技术涉及芯片封装
，具体为一种高集成2.5D封装结构及其制造方法。

技术介绍

[0002]封装技术伴随集成电路专利技术应运而生，主要功能是完成电源分配、信号分配、散热和保护，伴随着芯片技术的发展，封装技术不断革新，封装互连密度不断提高，封装厚度不断减小，三维封装、系统封装手段不断演进，随着集成电路应用多元化，智能手机、物联网、汽车电子、高性能计算、5G、人工智能等新兴领域对先进封装提出更高要求，封装技术发展迅速，创新技术不断出现，为解决有机基板布线密度不足的问题，带有TSV垂直互连通孔和高密度金属布线的硅Interposer应运而生，应用TSV转接板的封装结构称为2.5DInterposer，2.5D封装技术也称为晶圆级封装，2.5D封装技术是把芯片封装到硅转接板上，并使用硅转接板上的高密度走线进行互联，随着半导体工业的发展，封装内芯片通过金线键合底层封装体到基板上，同样的，上层封装中的芯片通过金线再将两个封装层之间的基板键合，然后整个封装成一个整体的封装体，2.5D封装是传统2DIC封装技术的进步，可实现更精细的线路与空间利用。
[0003]在2.5D Interposer封装中，若干个芯片并排排列在Interposer上，但众多的裸片堆叠或并排放置在具有硅通孔(TSV)的中介层顶部，仍然使得封装的集成度增加的有限，因此对于高集成的高速产品封装需求，提出一种结构，增加封装集成度同时，有效缩短多个芯片间信号以及电源网络的通路，从而方便进一步提高电性能。

技术实现思路

[0004]本专利技术的目的在于提供一种高集成2.5D封装结构及其制造方法，以解决上述
技术介绍
中提出的问题。
[0005]为实现上述目的，本专利技术提供如下技术方案：一种高集成2.5D封装结构及其制造方法，包括Package Substrate和埋die的硅Interposer，所述埋die的硅Interposer的上下表面均开设有凹槽，所述埋die的硅Interposer的凹槽内设置有预埋芯片，埋die的硅Interposer和预埋芯片之间设置有胶水，埋die的硅Interposer的下表面设置有Package Substrate，埋die的硅Interposer的上表面的右侧设置有逻辑芯片，埋die的硅Interposer的上表面的左侧设置有HBM芯片。
[0006]优选的，所述埋die的硅Interposer的上表面的中间开设有凹槽，埋die的硅Interposer的下表面的两侧均开设有凹槽，且下表面的两个凹槽呈对称分布，埋die的硅Interposer的凹槽的形状和预埋芯片的形状一致。
[0007]优选的，所述埋die的硅Interposer的两端均开设有硅通孔(TSV)，埋die的硅Interposer和预埋芯片之间的缝隙通过胶水填充，胶水将预埋芯片固定在埋die的硅Interposer的凹槽中。
[0008]优选的，所述埋die的硅Interposer上扇出有线路层。
[0009]优选的，所述埋die的硅Interposer的下表面贴装到Package Substrate的上表面，Package Substrate的尺寸大于埋die的硅Interposer，埋die的硅Interposer和Package Substrate之间设置有胶水。
[0010]优选的，所述埋die的硅Interposer的上表面贴装有逻辑芯片和HBM芯片，且逻辑芯片和HBM芯片并排放置。
[0011]与现有技术相比，本专利技术的有益效果是：本专利技术结构设置合理，功能性强，具有以下优点：
[0012]1.本专利技术提出的高集成2.5D封装结构及其制造方法同时在埋die的硅Interposer的顶面和底面时贴装多个预埋芯片，方便增加封装的集成度，提高产品电性表现；
[0013]2.本专利技术提出的高集成2.5D封装结构及其制造方法中的埋die的硅Interposer的上下两面贴装的预埋芯片，便于缩短芯片和芯片之间的导通回路，方便提高电性能，同时实现预埋芯片之间、预埋芯片和逻辑芯片之间、预埋芯片和HBM芯片之间以及预埋芯片与Package Substrate之间更高密度的互连，；
[0014]3.本专利技术提出的高集成2.5D封装结构及其制造方法中通过堆叠或并排放置在具有硅通孔的埋die的硅Interposer顶部，埋die的硅Interposer可提供芯片之间的互联，从而增加整个2.5D封装的集成度，通过硅通孔(TSV)等结构，埋die的硅Interposer可提供芯片之间的互联，同时实现芯片与芯片、芯片与封装基板间更高密度的互连。
附图说明
[0015]图1为本专利技术单个Unit结构示意图；
[0016]图2为本专利技术中硅Interposer上蚀刻出凹槽的示意图；
[0017]图3为本专利技术贴装芯片结构示意图；
[0018]图4为本专利技术中TSV+填胶+扇出线路层后结构示意图；
[0019]图5为本专利技术中硅转接板贴装到封装载板上的结构示意图；
[0020]图6为本专利技术中贴装HBM堆叠芯片和逻辑芯片结构示意图。
[0021]图中：1、Package Substrate；2、埋die的硅Interposer；3、预埋芯片；4、逻辑芯片；5、HBM芯片；6、胶水。
具体实施方式
[0022]下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。
[0023]请参阅图1至图6，本专利技术提供一种技术方案：一种高集成2.5D封装结构及其制造方法，包括Package Substrate 1和埋die的硅Interposer 2，埋die的硅Interposer 2的上下表面均开设有凹槽，埋die的硅Interposer 2的上表面的中间开设有凹槽，埋die的硅Interposer 2的下表面的两侧均开设有凹槽，且下表面的两个凹槽呈对称分布，凹槽的形状和预埋芯片3的形状一致，埋die的硅Interposer 2的凹槽内设置有预埋芯片3，埋die的硅Interposer 2和预埋芯片3之间的缝隙通过胶水6填充，胶水6将预埋芯片3固定在埋die
的硅Interpose 2的凹槽中，埋die的硅Interposer 2的上下表面均进行蚀刻，从而增加同一个埋die的硅Interposer 2上贴装的预埋芯片3的数量，方便增加2.5D封装结构的集成度，缩短了芯片和芯片之间的导通回路，从而提高产品电性表现和电性能，埋die的硅Interposer 2的两端均开设有硅通孔，埋die的硅Interposer 2上扇出有线路层，硅通孔(TSV)可以通过垂直互连减小互联长度，减小信号延迟，降低电容、电感，实现芯片间的本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种高集成2.5D封装结构及其制造方法，包括Package Substrate(1)和埋die的硅Interposer(2)，其特征在于：所述埋die的硅Interposer(2)的上下表面均开设有凹槽，所述埋die的硅Interposer(2)的凹槽内设置有预埋芯片(3)，埋die的硅Interposer(2)和预埋芯片(3)之间设置有胶水(6)，埋die的硅Interposer(2)的下表面设置有Package Substrate(1)，埋die的硅Interposer(2)的上表面的右侧设置有逻辑芯片(4)，埋die的硅Interposer(2)的上表面的左侧设置有HBM芯片(5)。2.根据权利要求1所述的一种高集成2.5D封装结构及其制造方法，其特征在于：所述埋die的硅Interposer(2)的上表面的中间开设有凹槽，埋die的硅Interposer(2)的下表面的两侧均开设有凹槽，且下表面的两个凹槽呈对称分布，埋die的硅Interposer(2)的凹槽的形状和预埋芯片(3)的形状一致。3.根据权利要求1所述的一种高集成2.5D封装结构及其制造方法，...

【专利技术属性】
技术研发人员：马晓建，刘卫东，高瑞锋，苏亚兰，张婕，
申请(专利权)人：华天科技西安有限公司，
类型：发明
国别省市：