一种移位寄存器，其包括多个移位寄存单元，每一移位寄存单元均接收来自收外部电路的两时钟信号，且前一移位寄存单元的输出信号为后一移位寄存单元的输入信号，其特征在于：两相邻的移位寄存单元所接收的两时钟信号反相，每一移位寄存单元均包括一信号输出电路、一信号输入电路与一逻辑转换电路，该信号输出电路接收来自外部电路的第一时钟信号，其包括一第一晶体管与一第二晶体管，该第一晶体管输出该第一时钟信号，该第二晶体管输出一截止信号；该信号输入电路接收前一移位寄存单元的输出信号与来自外部电路与该第一时钟信号反相的第二时钟信号，并向该信号输出电路的第一晶体管输出控制信号，其包括一第三晶体管，该第三晶体管始终处于导通状态，且向该信号输入电路的输出端放电，并保持其输出信号在一时钟周期内不变；该逻辑转换电路接收该信号输入电路的输出信号，并输出一控制信号，控制该第二晶体管的导通与截止；当该信号输入电路输入导通信号时，该导通信号导通该第一晶体管与该逻辑转换电路，使该第一时钟信号经由该第一晶体管输出，同时该逻辑转换电路输出一截止信号，使该第二晶体管截止；反之，当该信号输入电路输入截止信号时，使该第一晶体管截止，该逻辑转换电路自动输出一导通信号，使该第二晶体管导通，从而输出一截止信号。
【技术实现步骤摘要】
本专利技术涉及 一 种移位寄存器与采用该移位寄存器的液晶显示装置。
技术介绍
目前薄膜晶体管(Thin Film Transistor, TFT)液晶显示器已 逐渐成为各种数字产品的标准输出设备，然而，其需要设计适 当的驱动电路以保证其稳定工作。通常，液晶显示器驱动电路包括 一 数据驱动电路与 一 扫描 驱动电路。数据驱动电路用来控制每 一 像素单元的显示亮度， 扫描驱动电路则用来控制薄膜晶体管的导通与截止。两驱动电 路均采用移位寄存器作为核心电路单元。通常，移位寄存器是 由多个移位寄存单元串联而成，且前一移位寄存单元的输出信 号为后一移位寄存单元的输入信号。请参阅图1 ，是 一 种现有技术移位寄存器的移位寄存单元的 电路图。该移位寄存单元1 00包括 一 第 一 时钟反相电路110、 一 换流电路120与 一 第二时钟反相电路130。该移位寄存单元100 的各电路均由PMOS(P-channel Metal Oxide Semiconductor, P沟 道金属氧化物半导体)型晶体管组成，每一 PMOS型晶体管均包 括 一 栅极、 一 源极与 一 漏极。该第一时钟反相电路110包括一第一 PMOS型晶体管M1 、 一第二晶体管M2、 一第三晶体管M3、 一第四晶体管M4、 一第 一输出端VOl与一第二输出端V02。该第一晶体管Ml的栅极 接收该移位寄存单元100的前一移位寄存单元(图未示)的输出 信号VS ，其源极接收来自外部电路的高电平信号VDD,其漏极 连接至该第二晶体管M2的源极。该第二晶体管M2的栅极与其 漏极接收来自外部电路的低电平信号VSS 。该第三晶体管M3与该第四晶体管M4的栅极均接收来自外部电路的反相时钟信号T§， 二者的漏极分别作为该第一时钟反相电路110的第一输出 端VOl与第二输出端V02 ， 且该第三晶体管M3的源极连接至 该第 一 晶体管Ml的漏极，该第四晶体管M4的源极连接至该第 一晶体管Ml的栅极。该换流电路120包括 一 第五晶体管M5 、 一第六晶体管M6 与一信号输出端VO。该第五晶体管M5的栅极连接至该第一输 出端VOl,其源极接收来自外部电路的高电平信号VDD,其漏 极连接至该第六晶体管M6的源极。该第六晶体管M6的栅极连 接至该第二输出端 V02,其漏极接收来自外部电路的低电平信 号VSS，其源极为该移位寄存单元100的信号输出端VO。该第二时钟反相电路130包括一第七晶体管M7、 一第八晶 体管M8、 一第九晶体管M9与 一第十晶体管MIO。该第七晶体 管M7的栅极连接至该信号输出端VO，其源极接收来自外部电 路的高电平信号VDD ,其漏极连接至该第八晶体管M8的源极。 该第八晶体管M8的栅极与其漏极均接收来自外部电路的低电 平信号VSS。该第九晶体管M9的源极连接至该第 一输出端VOl , 其栅极接收来自外部电路的时钟信号TS ,其漏极连接至该第七 晶体管M7的漏极。该第十晶体管的栅极接收外部电路的时钟信 号TS，其源极连接至该第二输出端V02,其漏极连接至该信号 输出端VO。请一并参阅图2，是该移位寄存单元100的工作时序图。在 Tl时段内，该前 一 移位寄存单元的输出信号VS由高电平跳变为低电平，反相时钟信号巧由低电平跳变为高电平，则使该第 三晶体管M3与该第四晶体管M4截止，从而使该第 一 时钟反相 电路110断开。而该时钟信号TS由高电平跳变为低电平，使该 第九晶体管M9与该第十晶体管M10导通，从而使该第二时钟 反相电路130导通，而该信号输出端VO初始状态的高电平经该 第十晶体管M10,使该第六晶体管M6截止，而该第八晶体管 M8输出的低电平经由该第九晶体管M9，使该第五晶体管M5 导通，从而使其源极的高电平信号VDD输出至该信号输出端vo，故该信号输出端vo保持高电平输出。在T2时段内，该反相时钟信号巧由高电平跳变为低电平， 则使该第三晶体管M3与该第四晶体管M4导通，从而使该第一 时钟反相电路11 0导通。而该时钟信号TS由低电平跳变为高电 平，则使该第九晶体管M9与该第十晶体管M10截止，从而使 该第二时钟反相电路1 30断开。该输入信号VS由高电平跳变为 低电平，则使该第一晶体管Ml导通，其源极的高电平VDD经 该第三晶体管M3截止该第五晶体管M5 ，且该输入信号VS的 低电平经该第四晶体管M4导通该第六晶体管M6 ，使该信号输 出端VO输出低电平。在T3时段内，该反相时钟信号T§由低电平跳变为高电平， 则使该第三晶体管M3与该第四晶体管M4截止，从而使该第一 时钟反相电路110断开。而该时钟信号TS由高电平跳变为低电 平，使该第九晶体管M9与该第十晶体管M10导通，从而使该 第二时钟反相电路1 30导通。该信号输出端VO的低电平导通该 第七晶体管M7 ，其源极的高电平经该第九晶体管M9截止该第 五晶体管M5 。同时，该信号输出端VO的低电平也经该第十晶 体管M10 ，导通该第六晶体管M6 ，该第六晶体管M6的漏极低 电平使该信号输出端VO保持低电平输出。在T4时段内，该反相时钟信号巧由高电平跳变为低电平， 则使该第三晶体管M3与该第四晶体管M4导通，从而使该第一 时钟反相电路11 0导通。而该时钟信号TS由低电平跳变为高电 平，使该第九晶体管M9与该第十晶体管M10截止，从而使该 第二时钟反相电路120断开。输入信号VS的高电平经该第四晶 体管M4截止该第六晶体管M6 ，而该第二晶体管M2的漏极低 电平经该第三晶体管M3导通该第五晶体管M5 ，使其源极的高 电平输出至该信号输出端VO,使该信号输出端VO的输出由低 电平跳变为高电平。从工作时序可见，该移位寄存单元100的前一移位寄存单元在Tl时段与T2时段内输出信号，而该移位寄存单元100在 T2时段与T3时段内输出信号，两输出信号在T2时段存在信号重叠情况，从而导致釆用该移位寄存器作为数据驱动电路与扫 描驱动电路的液晶显示装置，在进行行扫描或列扫描时，存在 相邻二朽-(Row)或列(Column)同时进4亍扫描的现象，导致加栽信 号产生相互干扰，使画面产生色差。
技术实现思路
为了解决现有技术移位寄存器输出信号存在重叠的问题， 有必要提供 一 种输出信号无重叠的移位寄存器。为了解决现有技术因移位寄存器输出信号存在重叠而导致 液晶显示装置的显示画面存在色差的问题，有必要提供 一 种无 色差的液晶显示装置。一种移位寄存器，其包括多个移位寄存单元。每 一 移位寄 存单元均接来自收外部电路的两时钟信号，两相邻的移位寄存 单元所接收的两时钟信号相反，且前 一 移位寄存单元的输出信 号为后 一 移位寄存单元的输入信号。每 一 移位寄存单元均包括 一信号输出电路、 一信号输入电路与一逻辑转换电路。该信号 输出电路接收来自外部电路的第 一 时钟信号，其包括 一 第 一 晶 体管与 一 第二晶体管，该第 一 时钟信号经该第 一 晶体管输出， 一截止信号经该第二晶体管输出。该信号输入电路接收来自外 部电路的第二时钟信号与前一级移位寄存单元的输出信号，并 向该信号输出电路的第 一 晶体管输出控制信号，其包括 一 始终 处于导通状态的第三晶体管，该第三晶体管向该信号输入电路 的输出端放电，并保本文档来自技高网...
【技术保护点】
【技术特征摘要】
【专利技术属性】
技术研发人员：杨文辉，陈思孝，
申请(专利权)人：群康科技深圳有限公司，群创光电股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。