一种测试结构、测试系统和测试方法技术方案

本申请提供一种测试结构、测试系统和测试方法，包括：金属互连线、待测试半导体器件和测试焊盘；金属互连线包括测试金属结构，测试金属结构用于金属层间介质层测试的金属结构中的部分结构；待测试半导体器件和测试焊盘通过金属互联线连接；测试焊盘用于提供测试电压；待测试半导体器件的电学性能用于体现金属互联线对待测试半导体器件产生的等离子体诱生损伤影响。本申请实施例中的测试结构包括可以用于进行金属层间介质层测试的金属结构中的部分结构，即只需要利用现有的金属层间介质层金属结构中的一部分进行等离子体诱生损伤测试，由于利用相同的测试焊盘连接测试结构，能节约测试焊盘的数量。节约测试焊盘的数量。节约测试焊盘的数量。

【技术实现步骤摘要】
一种测试结构、测试系统和测试方法


[0001]本专利技术涉及半导体领域，特别涉及一种测试结构、测试系统和测试方法。

技术介绍

[0002]当前在制造包括多个半导体器件的芯片的时候，为了对制造得到的芯片或制造芯片中包括的半导体器件的工艺进行测试，通常会将测试结构与芯片共同在晶圆上制造。其中，测试结构放置于多个芯片之间的切割道内，在测试完毕之后，通过切割道分开晶圆上制造的多个芯片。具体利用测试结构进行芯片的测试时，可以通过电连接切割道表面的焊盘(PAD)连通测试结构，以便对芯片内包括的半导体器件的各项性能参数进行测试，得到芯片内包括的半导体器件的测试结果。
[0003]在利用测试结构对芯片内包括的半导体器件的各项性能参数进行测试时，其中，可以利用测试结构对芯片内包括的半导体器件在制造工艺过程中的等离子体工艺性能进行测试，即对半导体器件在进行等离子体工艺时受到的等离子体诱生损伤(Plasma Induced Damage，PID)进行测试，但是现在由于切割道的面积有限，不能满足等离子体诱生损伤测试的多种测试需求，因此，现在急需一种新的测试结构和测试方法，实现等离子体诱生损伤测试的多种测试需求。

技术实现思路

[0004]有鉴于此，本申请的目的在于提供一种测试结构、测试系统和测试方法，实现等离子体诱生损伤测试的多种测试需求。
[0005]本申请实施例提供了一种测试结构，包括：金属互连线、待测试半导体器件和测试焊盘；
[0006]所述金属互联线和所述待测试半导体器件位于同一晶圆，所述金属互连线包括测试金属结构，所述测试金属结构用于金属层间介质层测试的金属结构中的部分结构；
[0007]所述待测试半导体器件和所述测试焊盘通过所述金属互联线连接；
[0008]所述测试焊盘用于提供测试电压；
[0009]所述待测试半导体器件的电学性能用于体现所述金属互联线对所述待测试半导体器件产生的等离子体诱生损伤影响。
[0010]可选的，所述测试金属结构为梳状结构或折线结构。
[0011]可选的，所述测试金属结构为多层结构，相邻的两层结构平行或交错设置。
[0012]可选的，所述相邻的两层结构通过通孔互相连接。
[0013]可选的，所述待测试半导体器件为MOS晶体管。
[0014]可选的，所述金属互联线连接所述MOS晶体管的栅极或源极。
[0015]本申请实施例提供了一种测试系统，包括：第一金属互联线、第二金属互联线、第一待测试半导体器件、第二待测试半导体器件、第一测试焊盘和第二测试焊盘；
[0016]所述第一待测试半导体器件和所述第一测试焊盘通过所述第一金属互联线连接，
所述第二待测试半导体器件和所述第二测试焊盘通过所述第二金属互联线连接；
[0017]所述第一金属互连线包括第一测试金属结构，所述第二金属互连线包括第二测试金属结构，所述第一测试金属结构和所述第二测试金属结构属于同一组用于金属层间介质层测试的金属结构，用于连接不同的金属层间介质层测试电压。
[0018]可选的，所述第一测试金属结构和所述第二测试金属结构为梳状结构，所述第一测试金属结构和所述第二测试金属结构相互嵌入或两层平行相对设置。
[0019]可选的，所述第一待测试半导体器件为N型MOS晶体管，所述第二待测试半导体器件为P型MOS晶体管。
[0020]本申请实施例提供了一种测试方法，包括：
[0021]为测试焊盘提供测试电压；
[0022]所述测试电压通过所述测试焊盘与金属互联线到达待测试半导体器件；所述金属互联线包括测试金属结构，所述测试金属结构为金属层间介质层测试的金属结构中的部分结构；
[0023]对所述待测试半导体器件进行电学性能的测试，以得到所述金属互联线对所述待测试半导体器件产生的等离子体诱生损伤影响。
[0024]可选的，所述金属互联线与所述待测试半导体器件的栅极连接；
[0025]所述对所述待测试半导体器件进行电学性能的测试包括：
[0026]测试所述待测试半导体器件的栅极氧化层的漏电流。
[0027]本申请实施例提供的测试结构，包括：金属互连线、待测试半导体器件和测试焊盘；所述金属互联线和所述待测试半导体器件位于同一晶圆，所述金属互连线包括测试金属结构，所述测试金属结构用于金属层间介质层测试的金属结构中的部分结构；所述待测试半导体器件和所述测试焊盘通过所述金属互联线连接；所述测试焊盘用于提供测试电压；所述待测试半导体器件的电学性能用于体现所述金属互联线对所述待测试半导体器件产生的等离子体诱生损伤影响。
[0028]由此可见，本申请实施例中的测试结构包括可以用于进行金属层间介质层测试的金属结构中的部分结构，即本申请提供的测试结构无需单独设计，只需要利用现有的金属层间介质层金属结构中的一部分进行等离子体诱生损伤测试，也就是说，一个金属层间介质层金属结构既可以用于金属层间介质层测试，也能用于等离子体诱生损伤测试，并且多种结构类型的金属层间介质层金属结构也能满足多样化的PID测试需求，同时由于利用相同的测试焊盘连接测试结构，可以利用相同的测试焊盘进行和相同的测试结构进行不同的半导体性能的测试，即节约测试焊盘的数量，可以在有限的切割道面积内设置更多的测试结构，进行多种半导体性能的测试。
附图说明
[0029]为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
[0030]图1示出了现有技术中一种测试结构的示意图；
[0031]图2示出了本申请实施例一种测试结构的示意图；
[0032]图3
‑
图4示出了本申请实施例另一种测试结构的示意图。
具体实施方式
[0033]为使本申请的上述目的、特征和优点能够更加明显易懂，下面结合附图对本申请的具体实施方式做详细的说明。
[0034]在下面的描述中阐述了很多具体细节以便于充分理解本申请，但是本申请还可以采用其它不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本申请内涵的情况下做类似推广，因此本申请不受下面公开的具体实施例的限制。
[0035]其次，本申请结合示意图进行详细描述，在详述本申请实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本申请保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
[0036]正如
技术介绍
所述，当前在制造包括多个半导体器件的芯片的时候，为了对制造得到的芯片或制造芯片中包括的半导体器件的工艺进行测试，通常会将测试结构与芯片共同在晶圆上制造。其中，测试结构放置于多个芯片之间的切割道内，在测试完毕之后，通过切割道分开晶圆上制造的多个芯片。具体利本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种测试结构，其特征在于，包括：金属互连线、待测试半导体器件和测试焊盘；所述金属互联线和所述待测试半导体器件位于同一晶圆，所述金属互联线包括测试金属结构，所述测试金属结构用于金属层间介质层测试的金属结构中的部分结构；所述待测试半导体器件和所述测试焊盘通过所述金属互联线连接；所述测试焊盘用于提供测试电压；所述待测试半导体器件的电学性能用于体现所述金属互联线对所述待测试半导体器件产生的等离子体诱生损伤影响。2.根据权利要求1所述的测试结构，其特征在于，所述测试金属结构为梳状结构或折线结构。3.根据权利要求1所述的测试结构，其特征在于，所述测试金属结构为多层结构，相邻的两层结构平行或交错设置。4.根据权利要求3所述的测试结构，其特征在于，所述相邻的两层结构通过通孔互相连接。5.根据权利要求1所述的测试结构，其特征在于，所述待测试半导体器件为MOS晶体管。6.根据权利要求5所述的测试结构，其特征在于，所述金属互联线连接所述MOS晶体管的栅极或源极。7.一种测试系统，其特征在于，包括：第一金属互联线、第二金属互联线、第一待测试半导体器件、第二待测试半导体器件、第一测试焊盘和第二测试焊盘；所述第一待测试半导体器件和所述第一测试焊盘通过所述第一金属互联线连接，所述第二待测试半导体器件...

【专利技术属性】
技术研发人员：张泽华，张敏，孔令枫，杨盛玮，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：