级电路制造技术

一种级电路包括：第一子级电路，耦接到接收输入信号的第一输入端子、接收第一时钟信号的第二输入端子以及接收第二时钟信号的第三输入端子，第一子级电路基于输入信号以及第一时钟信号和第二时钟信号来控制第一节点的电压、第二节点的电压和第三节点的电压，并且基于第二节点的电压和第三节点的电压将第一扫描信号供给到第一输出端子；以及第二子级电路，耦接到第二输入端子、接收第三时钟信号的第四输入端子以及第一节点和第二节点，第二子级电路基于第一时钟信号和第三时钟信号以及第一节点的电压和第二节点的电压将第二扫描信号供给到第二输出端子。信号供给到第二输出端子。信号供给到第二输出端子。

【技术实现步骤摘要】
级电路
[0001]相关申请的交叉引用
[0002]本申请要求2020年3月10日提交的第10
‑
2020
‑
0029817号韩国专利申请的优先权，该申请的公开通过引用整体合并于此。


[0003]本专利技术构思的示例性实施例涉及级电路以及包括该级电路的扫描驱动器。

技术介绍

[0004]显示装置包括像素的阵列以显示图像。包括在显示装置中的像素可以使用N型金属氧化物半导体(NMOS)晶体管和P型金属氧化物半导体(PMOS)晶体管来实现，以使漏电流最小化。例如，包括在像素中的NMOS晶体管和PMOS晶体管中的每个可以由扫描信号驱动。在此情况下，扫描驱动器可以将具有高电平的扫描信号供给到像素以激活NMOS晶体管，并且将具有低电平的扫描信号供给到像素以激活PMOS晶体管。

技术实现思路

[0005]本专利技术构思的示例性实施例可以提供一种级电路，包括：第一子级电路，耦接到被供给输入信号的第一输入端子、被供给第一时钟信号的第二输入端子以及被供给第二时钟信号的第三输入端子，其中第一子级电路被配置为基于输入信号、第一时钟信号和第二时钟信号来控制第一节点的电压、第二节点的电压和第三节点的电压，并且基于第二节点的电压和第三节点的电压将第一扫描信号供给到第一输出端子；以及第二子级电路，耦接到第二输入端子、被供给第三时钟信号的第四输入端子、第一节点和第二节点，其中第二子级电路被配置为基于第一时钟信号、第三时钟信号、第一节点的电压和第二节点的电压将与第一扫描信号不同的第二扫描信号供给到第二输出端子。
[0006]第一扫描信号可以包括低电平脉冲，并且第二扫描信号可以包括高电平脉冲。
[0007]第一子级电路可以基于第三节点的电压输出第一扫描信号的低电平脉冲，并且基于第二节点的电压输出处于高电平的第一扫描信号，并且第二子级电路可以基于第一节点的电压输出第二扫描信号的高电平脉冲，并且基于第二节点的电压输出处于低电平的第二扫描信号。
[0008]第一子级电路和第二子级电路中的每个可以包括：第一电源输入端子，被配置为接收具有栅截止电压的第一电源的电压；以及第二电源输入端子，被配置为接收具有栅导通电压的第二电源的电压。
[0009]第一子级电路可以包括：第一驱动器，与第一输入端子、第二输入端子、第三输入端子和第一电源输入端子耦接，其中第一驱动器被配置为基于输入信号、第一时钟信号、第二时钟信号和第一电源的电压来控制第一节点的电压；第二驱动器，与第三输入端子、第一电源输入端子、第二电源输入端子和第一节点耦接，其中第二驱动器被配置为基于第一节点的电压、第二时钟信号和第二电源的电压来控制第二节点的电压和第三节点的电压；以
及第一输出组件，与第二输入端子、第一电源输入端子、第二节点和第三节点耦接，其中第一输出组件被配置为基于第三节点的电压、第二节点的电压、第一电源的电压和第一时钟信号将第一扫描信号供给到第一输出端子。
[0010]第一驱动器可以包括：第一晶体管，包括耦接到第一输入端子的第一电极、耦接到第一节点的第二电极以及耦接到第三输入端子的栅电极；第二晶体管，包括耦接到第一节点的第一电极以及耦接到第二输入端子的栅电极；以及第三晶体管，包括耦接到第一电源输入端子的第一电极、耦接到第二晶体管的第二电极的第二电极以及耦接到第二节点的栅电极。
[0011]第一晶体管可以包括：第一子晶体管，包括耦接到第一输入端子的第一电极以及耦接到第三输入端子的栅电极；以及第二子晶体管，包括耦接到第一子晶体管的第二电极的第一电极、耦接到第一节点的第二电极以及耦接到第三输入端子的栅电极。
[0012]第一输出组件可以包括：第四晶体管，包括耦接到第一电源输入端子的第一电极、耦接到第一输出端子的第二电极以及耦接到第二节点的栅电极；以及第五晶体管，包括耦接到第二输入端子的第一电极、耦接到第一输出端子的第二电极以及耦接到第三节点的栅电极。
[0013]第一输出组件可以进一步包括连接在第三节点与第一输出端子之间的第一电容器。
[0014]第二驱动器可以包括：第六晶体管，包括耦接到第一节点的第一电极、耦接到第三节点的第二电极以及耦接到第二电源输入端子的栅电极；第七晶体管，包括耦接到第三输入端子的第一电极、耦接到第二节点的第二电极以及耦接到第一节点的栅电极；第八晶体管，包括耦接到第二电源输入端子的第一电极、耦接到第二节点的第二电极以及耦接到第三输入端子的栅电极；以及第二电容器，连接在第一电源输入端子与第二节点之间。
[0015]第二子级电路可以包括：第三驱动器，与第二输入端子、第一电源输入端子、第二电源输入端子、第一节点和第二节点耦接，其中第三驱动器被配置为基于第一节点的电压、第二节点的电压、第一时钟信号、第一电源的电压和第二电源的电压来控制第四节点的电压、第五节点的电压和第六节点的电压；以及第二输出组件，与第四输入端子、第二电源输入端子、第五节点和第六节点耦接，其中第二输出组件被配置为基于第五节点的电压、第六节点的电压、第二电源的电压和第三时钟信号将第二扫描信号供给到第二输出端子。
[0016]第三驱动器可以包括：第九晶体管，包括耦接到第二节点的第一电极、耦接到第五节点的第二电极以及耦接到第二电源输入端子的栅电极；以及第十晶体管，包括耦接到第一节点的第一电极、耦接到第六节点的第二电极以及耦接到第二电源输入端子的栅电极。
[0017]第三驱动器可以进一步包括：第十一晶体管，包括耦接到第二输入端子的第一电极、耦接到第四节点的第二电极以及耦接到第五节点的栅电极；第十二晶体管，包括耦接到第一电源输入端子的第一电极、耦接到第四节点的第二电极以及耦接到第一节点的栅电极；以及第三电容器，连接在第五节点与第四节点之间。
[0018]第二输出组件可以包括：第十三晶体管，包括耦接到第二电源输入端子的第一电极、耦接到第二输出端子的第二电极以及耦接到第五节点的栅电极；第十四晶体管，包括耦接到第四输入端子的第一电极、耦接到第二输出端子的第二电极以及耦接到第六节点的栅电极；以及第四电容器，连接在第六节点与第二输出端子之间。
[0019]第一时钟信号、第二时钟信号、第三时钟信号和第四时钟信号可以具有相同的周期，其中第二时钟信号可以相对于第一时钟信号延迟1/2周期的相位差，第三时钟信号可以是第一时钟信号的反相版本，并且第四时钟信号可以是第二时钟信号的反相版本。
[0020]输入信号可以是先前的级电路的第一子级电路的扫描开始信号或第一扫描信号。
[0021]本专利技术构思的示例性实施例可以提供一种包括多个级电路的扫描驱动器，多个级电路被配置为将包括低电平脉冲的第一扫描信号供给到第一扫描线并且将包括高电平脉冲的第二扫描信号供给到第二扫描线，其中多个级电路中的至少一个包括：第一子级电路，被配置为通过输入线接收输入信号，通过第一时钟线接收第一时钟信号，通过第二时钟线接收第二时钟信号，基于输入信号、第一时钟信号、第二时钟信号来控制第一节点的电压、第二节点的电压和第三节点的电压，并且基本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种级电路，包括：第一子级电路，耦接到被供给输入信号的第一输入端子、被供给第一时钟信号的第二输入端子以及被供给第二时钟信号的第三输入端子，其中所述第一子级电路被配置为基于所述输入信号、所述第一时钟信号和所述第二时钟信号来控制第一节点的电压、第二节点的电压和第三节点的电压，并且基于所述第二节点的所述电压和所述第三节点的所述电压将第一扫描信号供给到第一输出端子；以及第二子级电路，耦接到所述第二输入端子、被供给第三时钟信号的第四输入端子、所述第一节点和所述第二节点，其中所述第二子级电路被配置为基于所述第一时钟信号、所述第三时钟信号、所述第一节点的所述电压和所述第二节点的所述电压将与所述第一扫描信号不同的第二扫描信号供给到第二输出端子。2.根据权利要求1所述的级电路，其中所述第一子级电路基于所述第三节点的所述电压输出所述第一扫描信号的低电平脉冲，并且基于所述第二节点的所述电压输出处于高电平的所述第一扫描信号，并且其中所述第二子级电路基于所述第一节点的所述电压输出所述第二扫描信号的高电平脉冲，并且基于所述第二节点的所述电压输出处于低电平的所述第二扫描信号。3.根据权利要求1所述的级电路，其中，所述第一子级电路和所述第二子级电路中的每个包括：第一电源输入端子，被配置为接收具有栅截止电压的第一电源的电压；以及第二电源输入端子，被配置为接收具有栅导通电压的第二电源的电压。4.根据权利要求3所述的级电路，其中，所述第一子级电路包括：第一驱动器，与所述第一输入端子、所述第二输入端子、所述第三输入端子和所述第一电源输入端子耦接，其中所述第一驱动器被配置为基于所述输入信号、所述第一时钟信号、所述第二时钟信号和所述第一电源的所述电压来控制所述第一节点的所述电压；第二驱动器，与所述第三输入端子、所述第一电源输入端子、所述第二电源输入端子和所述第一节点耦接，其中所述第二驱动器被配置为基于所述第一节点的所述电压、所述第二时钟信号和所述第二电源的所述电压来控制所述第二节点的所述电压和所述第三节点的所述电压；以及第一输出组件，与所述第二输入端子、所述第一电源输入端子、所述第二节点和所述第三节点耦接，其中所述第一输出组件被配置为基于所述第三节点的所述电压、所述第二节点的所述电压、所述第一电源的所述电压和所述第一时钟信号将所述第一扫描信号供给到所述第一输出端子。5.根据权利要求4所述的级电路，其中，所述第一驱动器包括：第一晶体管，包括耦接到所述第一输入端子的第一电极、耦接到所述第一节点的第二电极以及耦接到所述第三输入端子的栅电极；第二晶体管，包括耦接到所述第一节点的第一电极以及耦接到所述第二输入端子的栅电极；以及第三晶体管，包括耦接到所述第一电源输入端子的第一电极、耦接到所述第二晶体管的第二电极的第二电极以及耦接到所述第二节点的栅电极。6.根据权利要求4所...

【专利技术属性】
技术研发人员：金那英，金东辉，全珍，
申请(专利权)人：三星显示有限公司，
类型：发明
国别省市：