灰度级电压解码器及包括灰度级电压解码器的数模转换器制造技术

一种灰度级电压解码器包括第一解码单元和第二解码单元，其中第一解码单元包括行块。每个行块接收多个灰度级电压其中之一，并响应于通过沿列方向形成的数据输入线提供的数字图像数据的第一若干位确定是否输出所接收的灰度级电压。依据第一若干位的相同值来输出所接收的灰度级电压的行块相邻排列。第一解码单元选择部分灰度级电压以输出所选择的灰度级电压。第二解码单元响应于数字图像数据的第二若干位，从第一解码单元所选择的灰度级电压中选择一个，并输出所选择的灰度级电压。

【技术实现步骤摘要】

本专利技术涉及提供灰度级电压，更具体地，涉及一种用于显示设备的灰度 级电压解码器和包括该灰度级电压解码器的数模转换器。
技术介绍
显示设备将数字图像数据转换为模拟图像数据，并在显示面板的多个像 素中显示转换后的图像数据。目前，几乎所有的电子设备，诸如计算机、电 视或各种移动设备等都包括这种显示设备。人们正在进行各种研究来减小显 示设备中一般由集成电路实现的驱动电路的尺寸。图1是说明公知显示设备的框图。参考图1，显示设备包括数据驱动器110、扫描驱动器120和液晶显示 器(LCD)面板130。数据驱动器110包括数模转换器111。数模转换器111 将与数字图像数据IDATA对应的灰度级电压提供给液晶显示器面板130中 的像素。数模转换器111可以包括灰度级电压解码器。灰度级电压解码器可 以接收灰度级电压，依据数字图像数据IDATA的像素数据选择灰度级电压 之一，并输出所选择的灰度级电压。灰度级电压解码器在显示设备中占据了 相对大的空间。图2是说明显示设备的传统灰度级电压解码器的框图。假定图2中一 个像素数据相应于六位。依据6位数字图像数据(即一个像素数据)，灰度级电压解码器200从 64个灰度级电压中选择1个，以输出所选择的灰度级电压。参考图2，显示 设备的灰度级电压解码器200可以具有分级结构来减小芯片尺寸。灰度级电 压解码器200包括第一解码单元210和第二解码单元220。第 一解码单元210响应于数字图像数据的低三位DS1来选择一些灰度级 电压，并输出所选择的灰度级电压。第一解码单元210包括行块RW11到 RW88。每个行块接收灰度级电压VO到V63其中之一，并响应于数字图像 数据的低三位DS1来输出所接收的灰度级电压。第二解码单元220接收由第一解码单元210所选择的灰度级电压，响应 于数字图像数据的高三位DS2来从所选择的灰度级电压中选择1个，并输出 所选择的1个灰度级电压，该灰度级电压为模拟信号OUT。图3是示出了由NMOS晶体管实现的图2中所示的灰度级电压解码器 200的电路图。参考图3，包含在图2中所示的灰度级电压解码器200中的行块RWll 到RW88中的每一个都可由NMOS晶体管实现。这些NMOS晶体管可以串 联耦合在第一解码单元210的每个行块中。每个NMOS晶体管通过纟册极端 子接收数字图像数据DO、 D0B、 Dl、 D1B、 D2、 D2B、 D3、 D3B、 D4、 D4B、 D5和D5B中的 一位，它们代表了数字图像数据的低三位DS1 。图4是示出了包括在作为集成电路实珑的第一解码块210中的行块的电 路图。在图4所示的传统灰度级电压解码器的部分中，相邻行块RW11和RW12 可以响应于数字图像数据的不同位来操作。这样，即使当某些行块不受数字 图像数据的某些位影响时，输入线DL0到DL5也需要通过所有行块，以便 向相邻的其它行块提供数字图像数据的某些位。因而，伪(dummy)晶体管 MND插入在激活晶体管MNA之间，激活晶体管实际上响应于数字图像信 号来执行开关操作。在形成伪晶体管MND时，伪晶体管MND的源级端子 和漏级端子被合并以形成短路。依据设计规则，在通过激活晶体管MNA1 到MNA6的输入线DL1到DL5和空闲空间之间，由于没有伪晶体管的集成 电路的实现需要更多间隔，因此插入伪晶体管。不执行开关操作的伪晶体管占据了大量的电路面积
技术实现思路
因此，和缺陷所导致的一个或多个问题。本专利技术的示例性实施例提供了通过重新排列行块来消除伪晶体管从而 减小了集成电路的尺寸的灰度级电压解码器。本专利技术的示例性实施例提供了通过重新排列行块来消除伪晶体管从而 减小了集成电路的尺寸的数模转换器。在本专利技术的示例性实施例中，灰度级电压解码器包括第一解码单元和第二解码单元。第一解码单元选择部分灰度级电压，以输出所选择的灰度级电 压。第一解码单元包括行块。每个行块接收灰度级电压其中之一，并响应于 数字图像数据的第 一若干位来确定是否输出所接收的灰度级电压。数字图像 数据通过沿列方向形成的数据输入线来提供。响应于该第一若干位的相同值 来输出所接收的灰度级电压的行块相邻排列。第二解码单元响应于数字图像 数据第二若干位来选择由第一解码单元所选择的灰度级电压当中的一个，并 输出所选择的灰度级电压。每个行块都包括开关，用于响应于数字图像数据的第 一若干位来确定是 否输出所接收的灰度级电压。开关可串联耦合。每个开关可响应于数字图像数据的第 一若干位中的一 位被操作。每个开关包括MOS晶体管，且其栅极端子耦合到数据输入线其中之一， 以接收数字图像数据的第一个若干位中的一位，该MOS晶体管通过源级端 子和漏级端子中的第一个端子来接收灰度级电压。该MOS晶体管可以通过 源级端子和漏级端子中的第二个端子来输出所接收的灰度级电压。每个行块可以包括串联耦合的MOS晶体管，它们响应于第一若干位被 导通或关断。所有MOS晶体管可以相应于与伪晶体管区分开的激活晶体管。可分开放置行块，以使得行块被划分成至少两列线形状。在本专利技术的示例性实施例中，显示设备的数模转换器包括灰度级电压发 生器、第一解码单元和第二解码单元。灰度级电压发生器包括串联耦合的电 阻器。灰度级电压发生器通过使用多个电阻器依次对参考电压进行分压来产 生灰度级电压。第一解码单元选择部分灰度级电压，以输出所选择的灰度级 电压。第一解码单元包括行块。每个行块接收该灰度级电压其中之一，并响 应于数字图像数据的第一若干位来确定是否输出所接收的灰度级电压。数字 图像数据通过沿列方向形成的数据输入线来提供。依据第一若干位的相同值 来输出所接收的灰度级电压的行块相邻排列。第二解码单元响应于数字图像 数据的第二若干位来选择第一解码单元所选择的灰度级电压中的一个，并输 出所选择的灰度级电压。因此，显示设备的灰度级电压解码器和包含该灰度级电压解码器的数模 转换器可减小电路尺寸。 附图说明通过结合附图的下述描述，可以更详细地理解本专利技术的示例性实施例。 图l是示出传统显示设备的框图。图2是示出显示设备的传统灰度级电压解码器的框图。图3是示出图2中所示的由NMOS晶体管实现的传统灰度级电压解码 器的电路图。图4是示出包含在由集成电路实现的传统灰度解码器的第一解码块中 的行块的电路图。图5是示出依据本专利技术示例性实施例的灰度级电压解码器的框图。图6是示出图5中所示的灰度级电压解码器的第一解码单元中的由 NMOS晶体管实现的行块组的电路图。图7是示出依据本专利技术示例性实施例的用于减小列方向上的长度的灰 度级电压解码器的框图。图8A和图8B是示出依据本专利技术示例性实施例的数模转换器的框图。具体实施例方式将参考附图详细描述本专利技术的示例性实施例，附图中显示了本专利技术的示 例性实施例。但是，本专利技术可以不同的形式来实现，并且不应该被理解为局 限于这里阐述的示例性实施例。此外，提供这些实施例是为了使本公开全面 和完整，并且向本领域技术人员充分传达本专利技术的范围。本申请中，相似的 参考数字始终指示相似的元件。图5是示出依据本专利技术示例性实施例的灰度级电压解码器的框图。参考图5，灰度级电压解码器500包括第一解码单元510和第二解码单 元520。灰度级电压解码器500具有分级结构。通过将灰度级电压解码器5本文档来自技高网...

【技术保护点】
一种灰度级电压解码器，包括：　包括行块的第一解码单元，其被配置为选择部分灰度级电压并输出所选择的灰度级电压，每个行块被配置为接收该灰度级电压其中之一，并响应于数字图像数据的第一若干位来确定是否输出所接收的灰度级电压，该数字图像数据通过沿着列方向形成的数据输入线来提供，响应于该第一若干位的相同值来输出所接收的灰度级电压的每个行块相邻排列；以及　第二解码单元，其被配置为响应于该数字图像数据的第二若干位，从由第一解码单元所选择的灰度级电压中选择其中之一，并输出所选择的灰度级电压。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：崔伦竞，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：KR[韩国]