半导体装置和固态摄像元件制造方法及图纸

根据本公开的半导体装置(50)包括：第一基板(20)，其被构造为被单片化并且具有包括第一端子(25)的第一半导体电路(LOG)；和第二基板(10)，其被构造为具有包括第二端子(16)的第二半导体电路(PIX)，其中，所述第一端子(25)和所述第二端子(16)接合。所述第二基板(10)包括：第一绝缘层(13)，其布置在所述第二基板(10)的上方；和第二绝缘层(14)，其布置在所述第一绝缘层(13)的至少一部分上方并且在所述第二绝缘层(14)中布置有所述第二端子(16)。缘层(14)中布置有所述第二端子(16)。缘层(14)中布置有所述第二端子(16)。

【技术实现步骤摘要】
【国外来华专利技术】半导体装置和固态摄像元件


[0001]本公开涉及半导体装置和固态摄像元件。

技术介绍

[0002]存在用于层叠多个基板的三维安装技术。此时，存在将面积不同的基板彼此接合的情况(例如，参见专利文献1)。
[0003]引用文献列表
[0004]专利文献
[0005]专利文献1：JP 2017
‑
73436A

技术实现思路

[0006]专利技术要解决的技术问题
[0007]在专利文献1所公开的结构中，对基板之间的接合没有贡献的虚设端子等可能成为金属污染源。
[0008]因此，本公开公开提出了能够抑制对基板之间的接合没有贡献的虚设端子等成为金属污染源的半导体装置和固态摄像元件。
[0009]技术问题的解决方案
[0010]根据本公开，提供了一种半导体装置，其具有：第一基板，其被构造为被单片化并且具有包括第一端子的第一半导体电路；和第二基板，其被构造为具有包括第二端子的第二半导体电路，其中，所述第一端子和所述第二端子接合，并且所述第二基板具有：第一绝缘层，其布置在所述第二基板的上方；和第二绝缘层，其至少部分地布置在所述第一绝缘层的上方，并且在所述第二绝缘层中布置有所述第二端子。
附图说明
[0011]图1是示出了根据本公开实施方案的固态摄像元件的构造示例的示意图。
[0012]图2是示出了根据本公开实施方案的固态摄像元件的制造处理的过程的示例的流程图。
[0013]图3是示出了根据本公开实施方案的固态摄像元件的制造处理的过程的示例的流程图。
[0014]图4是示出了在根据本公开实施方案的固态摄像元件的制造处理中接合之前的各基板的构造的示意图。
[0015]图5是示出了根据本公开实施方案的固态摄像元件的制造处理中清洁处理的过程的示例的流程图。
[0016]图6是示出了根据本公开的比较例的固态摄像元件的制造处理中清洁处理的过程的示例的流程图。
[0017]图7是示出了根据本公开实施方案的第一变形例的固态摄像元件的构造示例的示
意图。
[0018]图8是示出了根据本公开实施方案的第一变形例的固态摄像元件的制造处理中清洁处理的过程的示例的流程图。
[0019]图9是示出了根据本公开实施方案的第二变形例的固态摄像元件的构造示例的示意图。
[0020]图10是示出了根据本公开实施方案的第二变形例的固态摄像元件的制造处理中清洁处理的过程的示例的流程图。
[0021]图11是示出了根据本公开实施方案的第三变形例的固态摄像元件的构造示例的示意图。
[0022]图12是示出了根据本公开实施方案的第三变形例的固态摄像元件的制造处理中清洁处理的过程的示例的流程图。
具体实施方案
[0023]下面将根据附图详细说明本公开的实施方案。注意，在以下所述的各个实施方案中，相同的部件由相同的附图标记表示，并且将省略重复的说明。
[0024][实施方案][0025]将参照图1至图12说明实施方案的固态摄像元件。
[0026](固态摄像元件的构造示例)
[0027]图1是示出了根据本公开实施方案的固态摄像元件50的一部分的示意图。如图1所示，作为本实施方案的半导体装置的固态摄像元件50包括：作为单片化的第一基板的逻辑基板20；作为单片化的第一基板的存储基板30；以及作为单片化的第二基板的像素基板10。
[0028]像素基板10包括已经被单片化为芯片的基板11。例如，在基板11中布置有未示出的光电转换元件。在基板11的一个面上布置有彩色滤光片CF和芯片上透镜OCL。在基板11的另一面上布置有作为包括像素晶体管等的第二半导体电路的像素电路PIX。然而，像素电路PIX可以包括光电转换元件等。
[0029]芯片上透镜OCL收集发射的光，并且所收集的光经由彩色滤光片CF被引导至光电转换元件。光电转换元件通过光电转换将所接收的光转换成与所接收的光量相对应的电信号。像素电路PIX读取来自光电转换元件的电信号并且将该电信号输出到逻辑基板20侧。
[0030]在像素电路PIX上布置有氧化硅(SiO2)层12。在氧化硅层12上布置有作为第一绝缘层的氮化硅(SiN)层13。在氮化硅层13的至少一部分上布置有作为第二绝缘层的氧化硅层14。
[0031]在氧化硅层14中，布置有在氧化硅层14的表面上露出的作为第二端子的端子16。换言之，在氮化硅层13上布置有端子16。
[0032]端子16通过延伸穿过氮化硅层13和氧化硅层12的插塞15电连接至像素电路PIX中的像素晶体管等。端子16和插塞15例如包括铜(Cu)。在端子16、插塞15与氧化硅层12、14和氮化硅层13之间插入有作为衬垫的阻挡金属(未示出)。端子16和插塞15也包括在像素电路PIX中。
[0033]逻辑基板20包括已经被单片化为芯片的基板21。在基板21的一个面上布置有作为第三绝缘层的氮化硅层22。在氮化硅层22上布置有作为第四绝缘层的氧化硅层23。然而，如
稍后将说明的那样，也可以不布置氮化硅层22。
[0034]在氧化硅层23中，布置有作为例如包括逻辑晶体管的第一半导体电路的逻辑电路LOG。逻辑电路LOG对从像素基板30输出的电信号进行处理。
[0035]此外，在氧化硅层23中，布置有在氧化硅层23的表面上露出的作为第一端子的端子25。端子25通过延伸穿过氧化硅层23的插塞24电连接至逻辑电路LOG中的逻辑晶体管等。端子25和插塞24例如包括铜。在端子25、插塞24与氧化硅层23、氮化硅层22之间插入有作为衬垫的阻挡金属(未示出)。端子25和插塞24也包含在逻辑电路LOG中。
[0036]存储基板30包括已经被单片化为芯片的基板31。在基板31的一个面上布置有作为第三绝缘层的氮化硅层32。在氮化硅层32上布置有作为第四绝缘层的氧化硅层33。然而，如稍后将说明的那样，也可以不布置氮化硅层32。
[0037]在氧化硅层33中，布置有作为例如包括存储晶体管的第一半导体电路的存储电路MEM。存储电路MEM保持固态摄像元件1的功能所需的各种数据。
[0038]此外，在氧化硅层33中，布置有在氧化硅层33的表面上露出的作为第一端子的端子35。端子35通过延伸穿过氧化硅层33的插塞34电连接至存储电路MEM中的存储晶体管等。端子35和插塞34例如包括铜。在端子35、插塞34与氧化硅层33、氮化硅层32之间插入有作为衬垫的阻挡金属(未示出)。端子35与插塞34也包含在存储电路MEM中。
[0039]像素基板10和逻辑基板20通过包括在像素基板10中的端子16和包括在逻辑基板20中的端子25接合。端子16和25的接合是所谓的Cu
‑
Cu接合。
[0040]像素基板10和存储基板30通过包括在像素基板10中的端子16和包括在存储基板30中的端子35接合。端子16和35的接合是所谓的Cu
‑
Cu接本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种半导体装置，其具有：第一基板，其被构造为被单片化，并且具有包括第一端子的第一半导体电路；和第二基板，其被构造为具有包括第二端子的第二半导体电路，其中，所述第一端子和所述第二端子接合，并且所述第二基板具有：第一绝缘层，其布置在所述第二基板的上方；和第二绝缘层，其至少部分地布置在所述第一绝缘层的上方，并且所述第二端子布置在所述第二绝缘层中。2.根据权利要求1所述的半导体装置，其中，所述第二基板具有：与所述第一基板接合的接合面；以及相对于所述接合面布置在所述第二基板侧的非接合面。3.根据权利要求2所述的半导体装置，其中，所述接合面包括所述第二绝缘层；并且所述非接合面至少包括所述第一绝缘层。4.根据权利要求2所述的半导体装置，其中，所述接合面和所述非接合面包括所述第二绝缘层。5.根据权利要求2所述的半导体装置，其中，所述非接合面不具有金属构件。6.根据权利要求1所述的半导体装置，其中，用于使所述第二端子溶解的化学溶液对所述第一绝缘层的溶解速度比所述化学溶液对所述第二绝缘层的溶解速度低。7.根据权利要求1所述的半导体装置，其中，所述第一基板具有：第三绝缘层，其布置在所述第一基板的上方；和第四绝缘层，其至少部分地布置在所述第三绝缘层的上方，并且所述第一端子布置在所述第四绝缘层中。8.根据权利要求7所述的半导体装置，其中，所述第一基板具有接合至所述第二基板的接合面。9.根据权利要求8所述的半导体装置，其中，所述第一基板的所述接合面包括所述第四绝缘层。10.根据权利要求7所述的半导体装置，其中，用于使所述第二端子溶解的化学溶液对所述第三绝缘层的溶解速度比所述化学溶液对所述第四绝缘层的溶解速度低。11.根据权利要求1所述的半导体装置，其中，所述第二半导体电路包括像素电路。12.根据权利要求1所述的半导体装置，其中，所述第一半导体电路包括逻辑电路。13.根据权利要求1...

【专利技术属性】
技术研发人员：新田阳介，
申请(专利权)人：索尼半导体解决方案公司，
类型：发明
国别省市：