调控电路制造技术

本发明专利技术涉及显示技术领域，公开了一种用于显示装置的调控电路，该调控电路的驱动信号传递单元将第一驱动信号传递至放电控制单元，并在系统正常工作时存储电荷，在系统关机后根据放电控制信号将存储电荷与第一驱动信号叠加成第二驱动信号提供至放电控制单元，放电控制单元根据该电位抬升的第二驱动信号的电平特性提供放电驱动信号至像素阵列的扫描线。本发明专利技术的调控电路可延长第二驱动信号的掉电时间，进而延长放电驱动信号的掉电时间，延长放电驱动信号对像素阵列的薄膜晶体管的开启驱动时间，延长像素阵列对应的显示面板的电荷释放时间，提升对关机残影的改善效果。提升对关机残影的改善效果。提升对关机残影的改善效果。

【技术实现步骤摘要】
调控电路


[0001]本专利技术涉及显示
，具体地，涉及调控电路。

技术介绍

[0002]传统的显示模组例如液晶显示器包括显示面板、栅极驱动电路和源极驱动电路。显示面板包括多条扫描线、多条数据线以及像素阵列，像素阵列由多个像素单元排列而成，每个像素单元主要由薄膜晶体管、储存电容以及液晶单元组成，每个薄膜晶体管包括栅极、源极和漏极，且每个薄膜晶体管的栅极经由对应的扫描线与栅极驱动电路连接，源极经由对应的数据线与源极驱动电路连接。栅极驱动电路通过向多条扫描线提供栅线扫描信号，以开启或关闭与扫描线连接的多个薄膜晶体管。在多个薄膜晶体管开启时，源极驱动电路通过向多条数据线提供数据信号，为其提供灰阶显示电压，以使得每个像素单元中均存储有影像信号。由于液晶显示器在显示图像时，会在两相对电极(如公共电极和像素电极)之间的存储电容中累积电荷，当液晶显示器的显示面板关断电源时，这些累积电荷将会使相应的像素处于不同的灰阶，从而在显示屏上残留一些图像。
[0003]传统的液晶显示装置在系统的关机时的部分信号的时序如图1所示，驱动信号CLK的高电平状态电平与第一驱动信号VGH
‑
IN同步，在T1时刻，系统关机，电源电压VIN逐步降低，在电源电压VIN降低至阈值时，放电控制信号XON由高电平翻转为低电平，驱动信号CLK的电平与第一驱动信号VGH
‑
IN的电平一致，在驱动信号CLK的电平降低至薄膜晶体管的导通阈值电压之前，持续开启显示面板中的薄膜晶体管，通过数据线释放显示面板中的液晶电容中存储的电荷，第一驱动信号VGH
‑
IN的放电时间直接影响显示面板中的电荷释放时间，而第一驱动信号VGH
‑
IN的放电速度快，电荷释放时间短，电荷释放不完全，对关机残影的改善效果不足。

技术实现思路

[0004]鉴于上述问题，本专利技术的目的在于提供一种调控电路，从而提高显示装置的显示面板的电荷释放时间，提升对关机残影的改善效果。
[0005]根据本专利技术的一方面，提供一种调控电路，用于显示面板的电荷释放调控，包括：
[0006]驱动信号传递单元，用于根据第一驱动信号提供第二驱动信号；
[0007]放电控制单元，用于根据所述第二驱动信号提供放电驱动信号至所述显示面板的像素阵列的扫描线，所述放电驱动信号的电平特性与所述第二驱动信号的电平特性同步，其中，
[0008]所述驱动信号传递单元在放电控制信号为无效状态时，将所述第一驱动信号作为所述第二驱动信号，
[0009]所述驱动信号传递单元包括电荷存储路径，用于从所述第一驱动信号中获得存储电荷，所述驱动信号传递单元在所述放电控制信号有效时将所述存储电荷与所述第一驱动信号叠加获得所述第二驱动信号。
[0010]可选地，所述驱动信号传递单元还包括：
[0011]第一二极管，所述第一二极管的阳极接收所述第一驱动信号；
[0012]第一电容器，所述第一电容器的第一端与所述第一二极管的阴极连接，第二端接地，所述第一二极管的阳极至所述第一电容器的第一端对应所述电荷存储路径；
[0013]存储电荷输出路径，连接所述第一电容器的第一端与所述驱动信号传递单元的第二驱动信号输出端，并在所述放电控制信号有效时导通。
[0014]可选地，所述驱动信号传递单元还包括：
[0015]第一电阻器和第一晶体管，所述第一电阻器和所述第一晶体管依次串联在所述驱动信号传递单元的第一驱动信号输入端与地之间；
[0016]第二电阻器和第二晶体管，所述第二电阻器和所述第二晶体管依次串联在所述驱动信号传递单元的第一驱动信号输入端和第二驱动信号输出端之间，
[0017]其中，所述第一晶体管的栅极接收所述放电控制信号，所述第二晶体管的栅极连接至所述第一电阻器与所述第一晶体管的中间节点，
[0018]在所述放电控制信号无效时，所述第一晶体管和所述第二晶体管导通，在所述放电控制信号有效时，所述第一晶体管和所述第二晶体管关断。
[0019]可选地，所述第二晶体管为PMOS管。
[0020]可选地，所述存储电荷释放路径上串联有第三晶体管，所述驱动信号传递单元还包括：
[0021]第二二极管，所述第二二极管的阳极接收所述第一驱动信号，阴极连接至所述第三晶体管的栅极；
[0022]控制路径，连接在所述第三晶体管的栅极与地之间，并根据所述放电控制信号的状态控制所述控制路径的导通和关断。
[0023]可选地，所述驱动信号传递单元还包括：
[0024]第二电容器，所述第二电容器的第一端连接至所述第三晶体管的栅极，第二端接地。
[0025]可选地，所述第三晶体管为PMOS管，所述控制路径在所述放电控制信号为有效状态时为导通。
[0026]可选地，所述控制路径包括依次串联在所述第三晶体管的栅极与地之间的第四晶体管和第三电阻器。
[0027]可选地，所述放电控制单元还根据所述第二驱动信号提供第二控制信号；
[0028]所述第四晶体管的栅极接收所述第二控制信号，所述第四晶体管为NMOS管；
[0029]所述第二控制信号的电平状态与所述放电驱动信号的电平状态同步。
[0030]可选地，所述第四晶体管为PMOS管，所述第四晶体管的栅极接收所述放电控制信号，并在所述放电控制信号有效时导通。
[0031]本专利技术提供的调控电路，用于像素阵列的电荷释放调控，包括：驱动信号传递单元，该驱动信号传递单元根据第一驱动信号向放电控制单元提供第二驱动信号，该放电控制单元根据所述第二驱动信号提供放电驱动信号至所述像素阵列的扫描线，其中，该驱动信号传递单元包括电荷存储路径，可从所述第一驱动信号中获得存储电荷，该驱动信号传递单元还在放电控制信号有效时将该存储电荷与第一驱动信号叠加，获得第二驱动信号，
可在系统关机后抬升第二驱动信号的电平，延长第二驱动信号电平降低至薄膜晶体管导通阈值电平的时间，进而提高放电驱动信号的电平降低至薄膜晶体管导通阈值电平的时间，提高显示面板的电荷释放时间，提升对关机残影的改善效果。
[0032]其中，存储电荷释放路径的导通和关断控制的控制信号由放电控制单元提供，或以放电控制信号进行控制，无需新增控制信号的信号源。
[0033]其中，存储电荷释放路径的第三晶体管的栅极接第二电容器的第一端和第二二极管的阴极，第二二极管的阳极接收第一驱动信号，可保障第三晶体管的栅极的高电平控制，第三晶体管的栅极还通过控制路径接地，对应保障第三晶体管的栅极的低电平控制，可降低第一驱动信号的电平状态的波动对控制的影响，提高存储电荷释放路径的控制可靠性，降低存储电荷释放路径在系统正常工作阶段的误开启概率，保障第二驱动信号的电平状态，保障提高系统正常工作时的可靠性。
附图说明
[0034]通过以下参照附图对本专利技术实施例的描述，本专利技术的上述以及其他目的、特征和优点将更为清楚，在附图中：
[0035]图1示出了本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种调控电路，用于显示面板的电荷释放调控，其特征在于，包括：驱动信号传递单元，用于根据第一驱动信号提供第二驱动信号；放电控制单元，用于根据所述第二驱动信号提供放电驱动信号至所述显示面板的像素阵列的扫描线，所述放电驱动信号的电平特性与所述第二驱动信号的电平特性同步，其中，所述驱动信号传递单元在放电控制信号为无效状态时，将所述第一驱动信号作为所述第二驱动信号，所述驱动信号传递单元包括电荷存储路径，用于从所述第一驱动信号中获得存储电荷，所述驱动信号传递单元在所述放电控制信号有效时将所述存储电荷与所述第一驱动信号叠加获得所述第二驱动信号。2.根据权利要求1所述的调控电路，其特征在于，所述驱动信号传递单元还包括：第一二极管，所述第一二极管的阳极接收所述第一驱动信号；第一电容器，所述第一电容器的第一端与所述第一二极管的阴极连接，第二端接地，所述第一二极管的阳极至所述第一电容器的第一端对应所述电荷存储路径；存储电荷输出路径，连接所述第一电容器的第一端与所述驱动信号传递单元的第二驱动信号输出端，并在所述放电控制信号有效时导通。3.根据权利要求1所述的调控电路，其特征在于，所述驱动信号传递单元还包括：第一电阻器和第一晶体管，所述第一电阻器和所述第一晶体管依次串联在所述驱动信号传递单元的第一驱动信号输入端与地之间；第二电阻器和第二晶体管，所述第二电阻器和所述第二晶体管依次串联在所述驱动信号传递单元的第一驱动信号输入端和第二驱动信号输出端之间，其中，所述第一晶体管的栅极接收所述放电控制信号，所述第二晶体管的栅极连接至所述第一电阻器与...

【专利技术属性】
技术研发人员：王敏，
申请(专利权)人：昆山龙腾光电股份有限公司，
类型：发明
国别省市：