阵列基板及其制造方法和显示装置制造方法及图纸

本申请提供一种阵列基板及其制造方法和显示装置，其中，阵列基板包括：显示区域以及围绕于显示区域的非显示区域；非显示区域设置有多条数据走线和多条扫描走线，多条扫描走线与多条数据走线相互绝缘，且具有至少一个交叠区域；其中，与扫描走线交叠设置的数据走线包括第一线段和第二线段，第二线段位于数据走线与扫描走线的交叠区域，第二线段的一端通过第一跳线结构与显示区域的数据线电性连接，第二线段的另一端通过第二跳线结构与第一线段的其中一端电性连接，第一线段的另一端与数据驱动电路连接。在本申请提供的阵列基板及其制造方法和显示装置中，通过在数据走线与扫描走线的交叠区域采用转接孔跳线设计，实现ESD的有效防护。防护。防护。

【技术实现步骤摘要】
阵列基板及其制造方法和显示装置


[0001]本申请涉及显示
，尤其涉及一种阵列基板及其制造方法和显示装置。

技术介绍

[0002]低温多晶硅(LowTemperature Poly-silicon，简称LTPS)显示装置具有高分辨率、高迁移率、低功耗等诸多优点，已成为了目前平板显示产品中的明星产品，被广泛应用在例如苹果、三星、华为、小米、魅族等各大手机及平板电脑上。
[0003]目前，LTPS阵列基板的工艺设计比较复杂，通常需要在衬底上制备8层以上的功能膜层。在制造过程中发现，上下层金属交叠区域非常容易发生静电放电问题(Electro-Static discharge，简称ESD)，已经严重影响产品良率。
[0004]为此，在现有的LTPS阵列基板的工艺设计中，一般在驱动电路与测试焊盘(test pad)之间连接一个大电阻，进行ESD防护。然而，这种大电阻ESD设计，只有一道ESD防护设计，防护能力不足。当基板上累积的静电过高时，大电阻会被ESD炸伤，导致产品异常。而且，由于测试焊盘(test pad)及其连接点制作完成之时，显示区域(AA区)的部分金属层也已制作完成，Array制程中发生的ESD可直接通往AA区，造成AA区被ESD炸伤。

技术实现思路

[0005]有鉴于此，本申请提供一种阵列基板及其制造方法和显示装置，以解决现有的低温多晶硅阵列基板的制程中由于ESD问题高发而导致产品良率下降的问题。
[0006]为解决上述技术问题，本专利技术提供的一种阵列基板，所述阵列基板包括：显示区域以及围绕于所述显示区域的非显示区域；
[0007]所述显示区域设置有多条扫描线和多条数据线，所述多条扫描线与所述多条数据线交叉排列且相互绝缘；
[0008]所述非显示区域设置有多条数据走线和多条扫描走线，所述多条扫描走线与所述多条数据走线相互绝缘，且具有至少一个交叠区域；
[0009]其中，与扫描走线交叠设置的数据走线包括第一线段和第二线段，所述第二线段位于数据走线与扫描走线的交叠区域，所述第二线段的一端通过第一跳线结构与所述显示区域的数据线电性连接，所述第二线段的另一端通过第二跳线结构与所述第一线段的其中一端电性连接。
[0010]可选的，在所述的阵列基板中，所述多条数据走线与所述多条数据线一一对应并电性连接，所述多条扫描走线与所述多条扫描线一一对应并电性连接。
[0011]可选的，在所述的阵列基板中，所述扫描走线与所述扫描线同层设置，所述第一跳线结构、第二跳线结构与所述数据线同层设置。
[0012]可选的，在所述的阵列基板中，还包括：扫描驱动电路，所述扫描驱动电路与所述多条扫描走线连接，用于提供扫描驱动信号。
[0013]可选的，在所述的阵列基板中，所述阵列基板为低温多晶硅阵列基板。
[0014]本专利技术还提供一种阵列基板的制造方法，所述阵列基板的制造方法包括：
[0015]提供一衬底，并在所述衬底上形成第一绝缘层；
[0016]在所述第一绝缘层上形成第一金属层，并图形化所述第一金属层以分别形成扫描线和扫描走线；
[0017]在所述扫描线和扫描走线上形成第二绝缘层；
[0018]在所述第二绝缘层上形成第二金属层，并图形化所述第二金属层以形成数据走线，所述数据走线包括第一段和第二段，所述第二段设置于所述数据走线与所述扫描走线的交叠区域；
[0019]在所述数据走线上形成第三绝缘层，并在所述第三绝缘层中形成接触孔，所述接触孔贯穿所述第三绝缘层并暴露出所述第一段的一端和第二段的两端；以及
[0020]在所述第三绝缘层和暴露出的第一段和第二段上形成第三金属层，并图形化所述第三金属层以分别形成第一跳线结构、第二跳线结构和数据线。
[0021]可选的，在所述的阵列基板的制造方法中，所述第一金属层和所述第二金属层采用的材料均为钼。
[0022]可选的，在所述的阵列基板的制造方法中，所述第三金属层采用的材料为钛铝钛。
[0023]本专利技术还提供一种显示装置，所述显示装置板包括如上所述的阵列基板。
[0024]可选的，在所述的显示装置中，所述显示装置为液晶显示装置或者有机发光显示装置。
[0025]在本专利技术提供的阵列基板及其制造方法和显示装置中，通过在数据走线与扫描走线的交叠区域采用转接孔跳线设计，实现ESD的有效防护。
附图说明
[0026]此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本申请的实施例，并与说明书一起用于解释本申请的原理。显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0027]图1示出了本专利技术实施例的阵列基板的俯视图；
[0028]图2示出了本专利技术实施例的阵列基板的部分剖面图；
[0029]图3示出了本专利技术另一实施例的阵列基板的俯视图。
具体实施方式
[0030]现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的实施方式。相反，提供这些实施方式使得本申请将全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。在图中相同的附图标记表示相同或类似的结构，因而将省略对它们的重复描述。
[0031]请结合参考图1和图2，其为本专利技术实施例的阵列基板的结构示意图。如图1和图2所示，所述阵列基板100包括：显示区域AA以及围绕于所述显示区域的非显示区域GEOA；所述显示区域AA设置有多条扫描线(S1至Sn)和多条数据线(D1至Dn)，所述多条扫描线与所述多条数据线交叉排列且相互绝缘；所述非显示区域GEOA设置有多条数据走线14和多条扫描
走线12，所述多条扫描走线12与所述多条数据走线14相互绝缘，且具有至少一个交叠区域；其中，与扫描走线交叠设置的数据走线14包括第一线段14a和第二线段14b，所述第二线段14b位于数据走线14与扫描走线的交叠区域，所述第二线段14b的一端通过第一跳线结构16a与所述显示区域的数据线电性连接，所述第二线段14b的另一端通过第二跳线结构16b与所述第一线段14a的其中一端电性连接，所述第一线段14a的另一端与数据驱动电路20连接。
[0032]具体的，所述显示区域AA中的多条扫描线(S1至Sn)和多条数据线(D1至Dn)交叉排列定义出多个呈矩阵排列的像素，所述多条扫描线(S1至Sn)与所述多条数据线(D1至Dn)相互绝缘，所述多条扫描线(S1至Sn)用于提供扫描信号，所述多条的数据线(D1至Dn)用于提供数据信号。
[0033]本实施例中，所述阵列基板100为圆形结构，所述多条扫描线(S1至Sn)均为横向平行等距设置，所述多条的数据线(D1至Dn)均为纵向平行等距设置。
[0034]请继续参考图1，所述非显示区域GEOA设置有多条数据走线和多条扫描走线，所述多条数据走线与所述多条数据线本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种阵列基板，其特征在于，包括：显示区域以及围绕于所述显示区域的非显示区域；所述显示区域设置有多条扫描线和多条数据线，所述多条扫描线与所述多条数据线交叉排列且相互绝缘；所述非显示区域设置有多条数据走线和多条扫描走线，所述多条扫描走线与所述多条数据走线相互绝缘，且具有至少一个交叠区域；其中，与扫描走线交叠设置的数据走线包括第一线段和第二线段，所述第二线段位于数据走线与扫描走线的交叠区域，所述第二线段的一端通过第一跳线结构与所述显示区域的数据线电性连接，所述第二线段的另一端通过第二跳线结构与所述第一线段的其中一端电性连接。2.如权利要求1所述的阵列基板，其特征在于，所述多条数据走线与所述多条数据线一一对应并电性连接，所述多条扫描走线与所述多条扫描线一一对应并电性连接。3.如权利要求1所述的阵列基板，其特征在于，所述扫描走线与所述扫描线同层设置，所述第一跳线结构、第二跳线结构与所述数据线同层设置。4.如权利要求1所述的阵列基板，其特征在于，还包括：扫描驱动电路，所述扫描驱动电路与所述多条扫描走线连接，用于提供扫描驱动信号。5.如权利要求1所述的阵列基板，其特征在于，所述阵列基板为低温多晶...

【专利技术属性】
技术研发人员：左文霞，李方泽，
申请(专利权)人：上海和辉光电有限公司，
类型：发明
国别省市：