半导体装置制造方法及图纸

本发明专利技术涉及一种半导体装置及其制造方法，赋予使用氧化物半导体膜的晶体管稳定的电气特性。另外，赋予使用氧化物半导体膜的晶体管具有优良的电气特性。另外，本发明专利技术提供一种具有该晶体管的高可靠性的半导体装置。关于具有层叠有氧化物半导体膜及氧化物膜的多层膜、栅电极以及栅极绝缘膜的晶体管，多层膜经由栅极绝缘膜而重叠于所述栅电极地设置，多层膜是具有由氧化物半导体膜的下表面与氧化物半导体膜的侧面所呈的第一角度、以及由氧化物膜的下表面与氧化物膜的侧面所呈的第二角度的形状，并且，第一角度小于第二角度且被设为锐角。另外，通过使用该晶体管来制造半导体装置。通过使用该晶体管来制造半导体装置。通过使用该晶体管来制造半导体装置。

【技术实现步骤摘要】
半导体装置
[0001]本申请是申请日为2013年11月15日、申请号为201710155210.1、专利技术名称为“半导体装置”的母案申请之分案申请，前述的母案申请是2013年11月15日提交的、申请号为201310572119.1、专利技术名称为“半导体装置”的申请之分案申请。


[0002]本专利技术涉及一种半导体装置及其制造方法。
[0003]此外，在本说明书中半导体装置是指能够通过利用半导体特性而发挥功能的所有装置，电光装置、半导体电路以及电子设备等都是半导体装置。

技术介绍

[0004]使用形成在具有绝缘表面的基板上的半导体膜构成晶体管的技术受到关注。该晶体管被广泛地应用于如集成电路或显示装置等的半导体装置。作为可应用于晶体管的半导体膜，已知硅膜。
[0005]关于用于晶体管的半导体膜的硅膜，根据用途分别使用非晶体硅膜或多晶硅膜。例如，当应用于构成大型的显示装置的晶体管时，优选使用已确立了向大面积基板上进行成膜的技术的非晶体硅膜。另一方面，当应用于构成一体地形成有驱动电路的高功能的显示装置的晶体管时，优选使用可以制造具有高场效应迁移率的晶体管的多晶硅膜。关于多晶硅膜，已知通过对非晶体硅膜进行高温下的加热处理或激光处理来形成的方法。
[0006]进一步地，近年来氧化物半导体膜受到关注。例如，公开了一种使用载流子密度低于10
18
/cm3的包含铟、镓及锌的氧化物半导体膜的晶体管(参照专利文献1)。
[0007]氧化物半导体膜可以利用溅射法形成，所以可以应用于构成大型的显示装置的晶体管。另外，使用氧化物半导体膜的晶体管具有高场效应迁移率，因而可以实现一体形成有驱动电路的高功能的显示装置。另外，因为可以改良使用非晶体硅膜的晶体管的生产装置的一部分而利用，所以在可以抑制设备投资的方面上优势。
[0008]并且，已知使用氧化物半导体膜的晶体管在截止状态下，其泄漏电流(也称为截止电流)极小。例如，公开了一种应用了使用氧化物半导体膜的晶体管的低泄漏特性的低耗电的CPU等(参照专利文献2)。
[0009][专利文献1]日本专利申请公开2006
‑
165528号公报
[0010][专利文献2]美国专利申请公开第2012/0032730号说明书
[0011]使用氧化物半导体膜的晶体管由于在氧化物半导体膜中产生的缺陷、以及氧化物半导体膜与所接触的绝缘膜之间的界面处产生的缺陷，晶体管的电气特性变得不良。另外，随着使用氧化物半导体膜的晶体管的应用范围扩大，对于可靠性的要求也多样化了。

技术实现思路

[0012]于是，本专利技术的一个方式要解决的问题之一是赋予使用氧化物半导体膜的晶体管稳定的电气特性。另外，本专利技术的一个方式要解决的问题之一是赋予使用氧化物半导体膜
的晶体管优良的电气特性。另外，本专利技术的一个方式要解决的问题之一是提供具有该晶体管的高可靠性的半导体装置。
[0013]本专利技术的一个方式是一种半导体装置，其特征在于，具有：层叠有氧化物半导体膜及氧化物膜的多层膜；栅电极；以及栅极绝缘膜，多层膜经由栅极绝缘膜而与所述栅电极重叠地设置，多层膜具有如下形状，该形状具有氧化物半导体膜的下表面与氧化物半导体膜的侧面所呈的第一角度以及氧化物膜的下表面与氧化物膜的侧面所呈的第二角度，并且，第一角度小于第二角度且第一角度为锐角。
[0014]在上述半导体装置中，在多层膜中氧化物半导体膜的上端与所述氧化物膜的下端大致一致。另外，在多层膜中，既可以在氧化物半导体膜之上层叠有氧化物膜，又可以在氧化物半导体膜的上下都层叠有氧化物膜。
[0015]在上述半导体装置中，第一角度及第二角度优选为10
°
以上且小于90
°
。
[0016]在上述半导体装置中，优选的是氧化物膜包含与氧化物半导体膜共同的元素，且氧化物膜的导带底的能量比氧化物半导体膜更接近于真空能级。例如，优选的是，氧化物半导体膜及氧化物膜是In
‑
M
‑
Zn氧化物(M为Al、Ga、Ge、Y、Zr、Sn、La、Ce或Nd)，并且，氧化物膜的In对M的原子个数比小于氧化物半导体膜。
[0017]在上述半导体装置中，优选的是，氧化物膜为非晶质的，氧化物半导体膜为结晶质的，并且，氧化物半导体膜所包括的结晶部的c轴平行于氧化物半导体膜的表面的法向量。
[0018]在上述半导体装置中，源电极及漏电极以接触于多层膜的方式设置，并且，在多层膜与源电极和漏电极相接触的界面附近的区域中设置低电阻区。
[0019]此外，在上述半导体装置中，具有与氧化物膜相同或不同的组成的氧化物膜也可以以接触于源电极和漏电极以及多层膜的上表面的方式设置。
[0020]根据本专利技术的一个方式，通过使用包含氧化物膜和氧化物半导体膜的多层膜，可以赋予晶体管稳定的电气特性。
[0021]另外，通过将该多层膜的形状设为至少具有第一角度和大于该第一角度的第二角度的锥形状，可以增大作为沟道区的氧化物半导体膜与源电极及漏电极之间的接触面积，并可以使晶体管的导通电流增大。
[0022]另外，根据本专利技术的一个方式，可以提供具有上述晶体管的高可靠性的半导体装置。
附图说明
[0023]图1A至图1D是说明晶体管的俯视图及截面图；
[0024]图2是说明晶体管的截面图；
[0025]图3是说明多层膜的能带结构的图；
[0026]图4是说明多层膜的能带结构的图；
[0027]图5A至图5C是说明晶体管的制造方法的截面图；
[0028]图6A和图6B是说明晶体管的制造方法的截面图；
[0029]图7A至图7D是说明晶体管的俯视图及截面图；
[0030]图8A至图8C是说明晶体管的俯视图及截面图；
[0031]图9是说明晶体管的截面图；
[0032]图10A至图10C是说明多层膜的能带结构的图；
[0033]图11A至图11C是说明晶体管的制造方法的截面图；
[0034]图12A和图12B是说明晶体管的制造方法的截面图；
[0035]图13A至图13C是说明晶体管的俯视图及截面图；
[0036]图14A至图14C是说明晶体管的俯视图及截面图；
[0037]图15是示出EL显示装置的一个例子的电路图；
[0038]图16A至图16C是示出EL显示装置的一个例子的俯视图及截面图；
[0039]图17A和图17B是示出EL显示装置的一个例子的截面图；
[0040]图18是示出液晶显示装置的一个例子的电路图；
[0041]图19A至图19C是示出液晶显示装置的一个例子的截面图；
[0042]图20是示出半导体装置的一个例子的方框图；
[0043]图21是示出半导体装置的一个例子的截面图；
[0044]图22A至图22C是示出CPU的一个例子的方框图；
[00本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体装置，包括：多层膜，其中层叠有氧化物半导体膜及氧化物膜；栅电极；栅极绝缘膜；源电极；以及漏电极，其中，所述氧化物半导体膜和所述氧化物膜每一个都包含In
‑
M
‑
Zn氧化物，其中M为选自由Al、Ga、Ge、Y、Zr、Sn、La、Ce和Nd构成的组中的一个，并且所述氧化物膜具有比所述氧化物半导体膜小的In对M的原子个数比，其中，所述氧化物膜的In对M的原子个数比为x:y，并且y大于或等于x，其中，所述氧化物膜与所述氧化物半导体膜的上表面接触，其中，所述氧化物半导体膜的上端与所述氧化物膜的下端大致一致，其中，所述多层膜包括通过所述栅极绝缘膜与所述栅电极重叠的第一区域和不与所述栅电极重叠的第二区域，其中，所述氧化物半导体膜具有在所述氧化物半导体膜的底表面与所述氧化物半导体膜的侧表面之间形成的第一角度，其中，所述氧化物膜具有在所述氧化物膜的底表面与所述氧化物膜的侧表面之间形成的第二角度，其中，所述第一角度小于所述第二角度且为锐角，其中，所述源电极包括与所述氧化物膜的上表面接触的区域、与所述氧化物膜的侧表面接触的区域和与所述氧化物半导体膜的侧表面接触的区域，其中，所述漏电极包括与所述氧化物膜的上表面接触的区域、与所述氧化物膜的侧表面接触的区域和与所述氧化物半导体膜的侧表面接触的区域。2.根据权利要求1所述的半导体装置，其中，M为Ga，并且其中，所述氧化物半导体膜包括结晶部，其中，所述结晶部的c轴平行于所述氧化物半导体膜的表面的法向量。3.一种半导体装置，包括：栅电极；所述栅电极上的栅极绝缘膜；第一In
‑
M
‑
Zn氧化物膜，在所述栅极绝缘膜上并且与所述栅极绝缘膜接触，其中M为选自由Al、Ga、Ge、Y、Zr、Sn、La、Ce和Nd构成的组中的一个；以及所述第一In
‑
M
‑
Zn氧化物膜上的第二In
‑
M
‑
Zn氧化物膜，其中，所述第一In
‑
M
‑
Zn氧化物膜具有在所述第一In
‑
M
‑
Zn氧化物膜的底表面与所述第一In
‑
M
‑
Zn氧化物膜的侧表面之间形成的第一角度，所述第一角度大于或等于10
°
并且小于90
°
，并且其中，所述第二In
‑
M
‑
Zn氧化物膜具有比所述第一In
‑
M
‑
Zn氧化物膜小的In对M的原子个数比，其中，所述第二In
‑
M
‑
Zn氧化物膜的In对M的原子个数比为x:y，并且y大于或等于x，并
且其中，所述第一In
‑
M
‑
Zn氧化物膜包括结晶部。4.根据权利要求3所述的半导体装置，其中，M为Ga。5.根据权利要求3所述的半导体装置，其中，所述结晶部的c轴平行于所述第一In
‑
M
‑
Zn氧化物膜的表面的法向量。6.根据权利要求4所述的半导体装置，其中，所述结晶部的c轴平行于所述第一In
‑
M
‑
Zn氧化物膜的表面的法向量。7.根据权利要求3所述的半导体装置，其中，所述第二In
‑
M
‑
Zn氧化物膜具有在所述第二In
‑
M
‑
Zn氧化物膜的底表面与所述第二In
‑
M
‑
Zn氧化物膜的侧表面之间形成的第二角度，所述第一角度小于所述第二角度。8.一种半导体装置，包括：栅电极；所述栅电极上的栅极绝缘膜；第一In
‑
Ga
‑
Zn氧化物膜，在所述栅极绝缘膜上并且与所述栅极绝缘膜接触；以及所述第一In
‑
Ga
‑
Zn氧化物膜上的第二In
‑
Ga
‑
Zn氧化物膜，所述第二In
‑
Ga
‑
Zn氧化物膜上的电极；所述电极上的绝缘膜，其中，所述绝缘膜与所述第二In
‑
Ga
‑
Zn氧化物膜的上表面接触，其中，所述第一In
‑
Ga
‑
Zn氧化物膜具有在所述第一In
‑
Ga
‑
Zn氧化物膜的底表面与所述第一In
‑
Ga
‑
Zn氧化物膜的侧表面之间形成的第一角度，所述第一角度大于或等于10
°
并且小于90
°
，其中，所述第二In
‑
Ga
‑
Zn氧化物膜具有比所述第一In
‑
Ga
‑
Zn氧化物膜小的In对Ga的原子个数比，其中，所述第二In
‑
Ga
‑
Zn氧化物膜的In对Ga的原子个数比为x:y，并且y大于x，其中，所述电极与所述第二In
‑
Ga
‑
Zn氧化物膜的上表面、所述第二In
‑
Ga
‑
Zn氧化物膜的侧表面和所述第一In
‑
Ga
‑
Zn氧化物膜的侧表面接触。9.根据权利要求8所述的半导体装置，其中，y小于x的3倍。10.根据权利要求8所述的半导体装置，其中，所述第一In
‑
Ga
‑
Zn氧化物膜包括结晶部，其中，所述结晶部的c轴平行于所述第一In
‑
Ga
‑
Zn氧化物膜的表面的法向量。11.根据权利要求8所述的半导体装置，其中，所述第二In
‑
Ga
‑
Zn氧化物膜具有在所述第二In
‑
Ga
‑
Zn氧化物膜的底表面与所述第二In
‑
Ga
‑
Zn氧化物膜的侧表面之间形成的第二角度，所述第一角度小于所述第二角度。12.一种半导体装置，包括：晶体管，其中所述晶体管包括：氧化物膜；在所述氧化物膜上的氧化物半导体膜，所述氧化物半导体膜包括沟道形成区；栅电极；以及在所述氧化物半导体膜和所述栅电极之间的栅极绝缘膜，其中，所述氧化物半导体膜具有在该氧化物半导体膜的底表面与该氧化物半导体膜的
侧表面之间形成的角度，所述角度大于或等于10
°
并且小于90
°
，其中，所述氧化物膜和所述氧化物半导体膜每一个都包含In和M，其中M为选自由Al、Ga、Ge、Y、Zr、Sn、La、Ce和Nd构成的组中的一个，并且所述氧化物膜具有比所述氧化物半导体膜小的In对M的原子个数比，并且其中，所述氧化物半导体膜包括结晶部。13.一种半导体装置，包括：晶体管；以及电连接到所述晶体管的电致发光元件，其中所述晶体管包括：氧化物膜；在所述氧化物膜上的氧化物半导体膜，所述氧化物半导体膜包括沟道形成区；栅电极；以及在所述氧化物半导体膜和所述栅电极之间的栅极绝缘膜，其中，所述氧化物半导体膜具有在该氧化物半导体膜的底表面与该氧化物半导体膜的侧表面之间形成的角度，所述角度大于或等于10
°
并且小于90
°
，其中，所述氧化物膜和所述氧化物半导体膜每一个都包含In和M，其中M为选自由Al、Ga、Ge、Y、Zr、S...

【专利技术属性】
技术研发人员：佐藤贵洋，中泽安孝，长隆之，越冈俊介，德永肇，神长正美，
申请(专利权)人：株式会社半导体能源研究所，
类型：发明
国别省市：