存储器器件及其制造方法技术

本揭露提供一种存储器器件及其制造方法。存储器器件包括衬底、第一堆叠结构、第二堆叠结构、支柱、隔离结构、存储膜、沟道层及导电柱。第一与第二堆叠结构各自包括第一与第二栅极层且位于衬底上，并通过沟槽隔开。支柱竖立在衬底上且位于沟槽中，并各自具有分别与第一及第二堆叠结构接触的相对表面。隔离结构竖立在衬底上且位于沟槽中，单元区位于沟槽且至少两个单元区通过相应支柱及与其连接的隔离结构隔开。存储膜分别位于单元区中且各自覆盖单元区中相应一者的侧壁。沟道层分别覆盖存储膜的内表面，存储膜夹置在第一栅极层与沟道层之间。导电柱在单元区内竖立在衬底上并被沟道层覆盖，且至少两个导电柱位于单元区中每一者中并在侧向上隔开。并在侧向上隔开。并在侧向上隔开。

【技术实现步骤摘要】
存储器器件及其制造方法


[0001]本专利技术实施例是有关于一种三维存储器器件及其制造方法。

技术介绍

[0002]半导体存储器用于电子应用(举例而言包括收音机、电视、手机及个人计算器件)的集成电路中。半导体存储器包括两大类别。一个类别是易失性存储器(volatile memory)；另一类别是非易失性存储器(non
‑
volatile memory)。易失性存储器包括随机存取存储器(random access memory，RAM)，随机存取存储器可被进一步划分成两个子类别：静态随机存取存储器(static random access memory，SRAM)及动态随机存取存储器(dynamic random access memory，DRAM)。由于SRAM及DRAM在断电时将丢失其所储存的信息，因此SRAM及DRAM二者皆是易失性的。
[0003]另一方面，非易失性存储器可保持储存于其上的数据。一种类型的非易失性半导体存储器是铁电随机存取存储器(ferroelectric random access memory，FeRAM或FRAM)。FeRAM的优点包括其写入/读取速度快且尺寸小。

技术实现思路

[0004]本专利技术实施例提供一种存储器器件，包括第一堆叠结构、第二堆叠结构、多个支柱、至少一个隔离结构、多个单元区、多个存储膜、多个沟道层以及多个导电柱。所述第一堆叠结构包括多个第一栅极层，且位于衬底上。所述第二堆叠结构包括多个第二栅极层，位于所述衬底上，且通过沟槽而与所述第一堆叠结构隔开。所述多个支柱竖立在所述衬底上且位于所述沟槽中，各自具有分别与所述第一堆叠结构及所述第二堆叠结构接触的两个相对的表面。所述至少一个隔离结构竖立在所述衬底上且位于所述沟槽中，其中多个单元区位于所述沟槽中，且所述多个单元区中的至少两个单元区通过所述多个支柱中的相应的一个支柱及与所述相应的一个支柱连接的所述至少一个隔离结构彼此隔开。所述多个存储膜分别位于所述多个单元区中，且各自覆盖所述多个单元区中的相应一者的侧壁。所述多个沟道层分别覆盖所述多个存储膜的相应一者的内表面，其中所述多个存储膜夹置在所述多个第一栅极层与所述多个沟道层之间。所述多个导电柱位在所述多个单元区内竖立在所述衬底上，且被所述多个沟道层覆盖，其中所述多个导电柱中的至少两个导电柱位于所述多个单元区中的每一者中，且所述至少两个导电柱在侧向上彼此隔开。
[0005]本专利技术实施例提供一种存储器器件，包括多个第一堆叠结构、多个第二堆叠结构、多个隔离结构、多个第一支柱、多个第一单元区及多个第二单元区、多个存储膜、多个沟道层以及多个导电柱。所述多个第一堆叠结构各自包括交替堆叠在衬底上的多个第一绝缘层与多个第一栅极层。所述多个第二堆叠结构各自包括交替堆叠在所述衬底上的多个第二绝缘层与多个第二栅极层，其中所述多个第一堆叠结构及所述多个第二堆叠结构沿着第一方向交替布置在所述衬底之上。所述多个隔离结构竖立在所述衬底上，其中所述多个第一堆叠结构与所述多个第二堆叠结构通过所述多个隔离结构彼此隔开，且所述多个隔离结构包
括多个奇数隔离结构及多个偶数隔离结构，所述多个奇数隔离结构与所述多个偶数隔离结构彼此隔开且沿着所述第一方向交替地布置在所述衬底之上。所述多个第一支柱竖立在所述衬底上且位于所述多个奇数隔离结构中，各自具有分别与所述多个第一堆叠结构中的一者及所述多个第二堆叠结构中的相应一者邻接的两个相对的表面。所述多个第一单元区位于所述多个奇数隔离结构中且所述多个第二单元区位于所述多个偶数隔离结构中，其中所述多个奇数隔离结构中的至少一者中的所述多个第一单元区中的至少两个第一单元区通过所述多个第一支柱中的一者及与所述多个第一支柱中的所述一者连接的所述多个奇数隔离结构中的所述至少一者的一部分彼此隔开。所述多个存储膜分别位于所述多个第一单元区及所述多个第二单元区中，且覆盖所述多个第一栅极层与所述多个第二栅极层的相对侧壁。所述多个沟道层分别覆盖所述多个存储膜的内表面。所述多个导电柱位在所述多个第一单元区及所述多个第二单元区内竖立在所述衬底上且被所述多个沟道层覆盖，其中所述多个导电柱中的至少两个导电柱位于所述多个第一单元区及所述多个第二单元区中的每一者中且在侧向上彼此隔开。
[0006]本专利技术实施例提供一种制造存储器器件的方法，包括：在衬底上形成多层堆叠，所述多层堆叠包括交替布置的多个绝缘层与多个牺牲层；在所述多层堆叠中形成多个支柱，所述多个支柱竖立在所述衬底上；在所述多层堆叠中形成多个沟槽以暴露出所述多个支柱，所述多个沟槽包括交替布置的多个奇数沟槽与多个偶数沟槽；使用多个栅极层替换所述多个牺牲层以形成多个堆叠结构，所述多个支柱中的每一者的两个相对的表面分别与所述多个堆叠结构的两个相邻的堆叠结构接触；在所述多个沟槽中形成多个隔离结构以形成多个单元区，位于所述多个奇数沟槽中的至少一者中的多个单元区中的至少两个单元区通过所述多个支柱中的相应一者及与所述多个支柱中的所述相应一者连接的所述多个隔离结构中的至少一者彼此隔开；在所述多个单元区的侧壁上形成多个栅极介电层，所述多个栅极介电层与所述多个栅极层接触；在所述多个栅极介电层上形成多个沟道层；以及在所述多个单元区中的每一者中形成介电插塞及至少两个导电柱，所述介电插塞夹置在所述至少两个导电柱之间。
附图说明
[0007]结合附图阅读以下详细说明，会最好地理解本公开的各个方面。应注意，根据本行业中的标准惯例，各种特征并非按比例绘制。事实上，为使论述清晰起见，可任意增大或减小各种特征的尺寸。
[0008]图1是根据本公开一些实施例的三维存储器的方块图。
[0009]图2是根据本公开一些实施例的制造三维存储器器件的方法的流程图。
[0010]图3A至图11A是示出在如图2中所示三维存储器器件的制造方法期间处于各个阶段的结构的示意性三维视图。
[0011]图3B至图11B分别是沿着图3A至图11A中所示的线A
‑
A
’
的示意性剖视图。
[0012]图3C至图11C分别示出在参照图3A至图11A阐述的工艺步骤中三维存储器器件的一部分的示意性放大平面图。
[0013]图12A至图12D是示出图11A的三维存储器器件的一部分的示意性放大剖视图。
[0014]图13是根据本公开一些实施例的三维存储器器件的一部分的等效电路图。
[0015]图14是根据本公开其他实施例的制造三维存储器器件的方法的流程图。
[0016]图15A至图16A是示出在图14中所示的三维存储器器件的制造方法期间处于各个阶段的结构的示意性三维视图。
[0017]图15B至图16B分别是沿着图15A至图16A中所示的线A
‑
A
’
的示意性剖视图。
[0018]图15C至图16C分别示出在参照图15A至图16A阐述的工艺步骤中三维存储器器件的一部分的示意性放大平面图。
[0019]图17是根据本公开其他实施例的制本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种存储器器件，包括：第一堆叠结构，包括多个第一栅极层，位于衬底上；第二堆叠结构，包括多个第二栅极层，位于所述衬底上且通过沟槽而与所述第一堆叠结构隔开；多个支柱，竖立在所述衬底上且位于所述沟槽中，各自具有分别与所述第一堆叠结构及所述第二堆叠结构接触的两个相对的表面；至少一个隔离结构，竖立在所述衬底上且位于所述沟槽中，其中多个单元区位于所述沟槽中，且所述多个单元区中的至少两个单元区通过所述多个支柱中的相应的一个支柱及与所述相应的一个支柱连接的所述至少一个隔离结构彼此隔开；多个存储膜，分别位于所述多个单元区中，且各自覆盖所述多个单元区中的相应一者的侧壁；多个沟道层，分别覆盖所述多个存储膜的相应一者的内表面，其中所述多个存储膜夹置在所述多个第一栅极层与所述多个沟道层之间；以及多个导电柱，位在所述多个单元区内竖立在所述衬底上，且被所述多个沟道层覆盖，其中所述多个导电柱中的至少两个导电柱位于所述多个单元区中的每一者中，且所述至少两个导电柱在侧向上彼此隔开。2.根据权利要求1所述的存储器器件，其中所述多个支柱的宽度实质上等于所述沟槽的宽度。3.根据权利要求1所述的存储器器件，其中所述多个支柱的材料与所述至少一个隔离结构的材料不同，且所述多个支柱的材料包括碳氮化硅。4.一种存储器器件，包括：多个第一堆叠结构，各自包括交替堆叠在衬底上的多个第一绝缘层与多个第一栅极层；多个第二堆叠结构，各自包括交替堆叠在所述衬底上的多个第二绝缘层与多个第二栅极层，其中所述多个第一堆叠结构及所述多个第二堆叠结构沿着第一方向交替布置在所述衬底之上；多个隔离结构，竖立在所述衬底上，其中所述多个第一堆叠结构与所述多个第二堆叠结构通过所述多个隔离结构彼此隔开，且所述多个隔离结构包括多个奇数隔离结构及多个偶数隔离结构，所述多个奇数隔离结构与所述多个偶数隔离结构彼此隔开且沿着所述第一方向交替地布置在所述衬底之上；多个第一支柱，竖立在所述衬底上且位于所述多个奇数隔离结构中，各自具有分别与所述多个第一堆叠结构中的一者及所述多个第二堆叠结构中的相应一者邻接的两个相对的表面；多个第一单元区及多个第二单元区，所述多个第一单元区位于所述多个奇数隔离结构中且所述多个第二单元区位于所述多个偶数隔离结构中，其中所述多个奇数隔离结构中的至少一者中的所述多个第一单元区中的至少两个第一单元区通过所述多个第一支柱中的一者及与所述多个第一支柱中的所述一者连接的所述多个奇数隔离结构中的所述至少一者的一部分彼此隔开；多个存储膜，分别位于所述多个第一单元区及所述多个第二单元区中，且覆盖所述多
个第一栅极层与所述多个第二栅极层的相对侧壁；多个沟道层，分别覆盖所述多个存储膜的内表面；以及多个导电柱，位在所述多个第一单元区及所述多个第二单元区内竖立在所述衬底上且被所述多个沟道层覆盖，其中所述多个导电柱中的至少两个导电柱位于所述...

【专利技术属性】
技术研发人员：王圣祯，林孟汉，杨世海，林佑明，贾汉中，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：