经边缘放置误差预测的光致抗蚀剂设计布局图案邻近校正制造技术

本发明专利技术涉及经边缘放置误差预测的光致抗蚀剂设计布局图案邻近校正。公开了为待在蚀刻操作中使用的光致抗蚀剂产生邻近校正设计布局的方法。所述方法可以包括识别初始设计布局中的特征，以及估计在蚀刻工艺期间在所述特征内的特征内等离子体通量(IFPF)的一个或多个数量特性。所述方法还可以包括通过将所述IFPF的所述一个或多个估计的数量特性与查找表(LUT，和/或通过用所述LUT训练的多变量模型的应用，例如通过机器学习方法(MLM)构建的)中的那些进行比较来估计所述特征的边缘放置误差(EPE)的数量特性，所述LUT将所述EPE的数量特性的值与所述IFPF的所述一个或多个数量特性的值相关联。此后，根据EPE的所所确定的数量特性修正所述初始设计布局。性修正所述初始设计布局。性修正所述初始设计布局。

【技术实现步骤摘要】
经边缘放置误差预测的光致抗蚀剂设计布局图案邻近校正
本申请是申请日为2017年6月21日、中国专利申请号为201710475240.0、申请人为朗姆研究公司、专利技术名称为“经边缘放置误差预测的光致抗蚀剂设计布局图案邻近校正”的专利技术专利申请的分案申请。


[0001]本专利技术总体上涉及半导体处理领域，更具体地涉及经边缘放置误差预测的光致抗蚀剂设计布局图案邻近校正。

技术介绍

[0002]等离子体辅助蚀刻工艺的性能对于半导体处理工作流程的成功通常是关键的。然而，优化蚀刻工艺可能是困难的且耗时的，通常涉及工艺工程师以特定方式手动地调整蚀刻工艺参数以试图产生所期望的目标特征轮廓。目前根本没有足够精度的自动化程序，工艺工程师可以依靠该程序来确定将导致给定的所期望的蚀刻轮廓的工艺参数的值。
[0003]一些模型试图模拟在蚀刻工艺期间发生在半导体衬底表面上的物理化学过程。实例包括M.Kushner和同事的蚀刻轮廓模型以及Cooperberg和同事的蚀刻轮廓模型。前者在Y.Zhang,“Low Temperature Plasma Etching Control through Ion Energy Angular Distribution and 3
‑
Dimensional Profile Simulation,”Chapter 3,dissertation,University of Michigan(2015)中描述，后者在Cooperberg,Vahedi,and Gottscho,“Semiempirical profile simulation of aluminum etching in a Cl2/BCl
3 plasma,”J.Vac.Sci.Technol.A 20(5),1536(2002)中描述，其各自为了所有目的通过引用整体并入本文。M.Kushner和同事的蚀刻轮廓模型的另外的描述可以在J.Vac.Sci.Technol.A 15(4),1913(1997),J.Vac.Sci.Technol.B 16(4),2102(1998),J.Vac.Sci.Technol.A 16(6),3274(1998),J.Vac.Sci.Technol.A 19(2),524(2001),J.Vac.Sci.Technol.A 22(4),1242(2004),J.Appl.Phys.97,023307(2005)中找到，其各自也出于所有目的通过引用整体并入本文。尽管开发这些模型所做的大量工作，但是它们还不具有期望程度的在半导体加工工业中发现有实质性用途的精确度和可靠性。

技术实现思路

[0004]公开了为待在蚀刻操作中使用的光致抗蚀剂产生邻近校正设计布局的方法。所述方法包括：接收初始设计布局以及识别所述初始设计布局中的特征，所述特征的图案对应于将通过基于等离子体的蚀刻工艺蚀刻到在半导体衬底的表面上的材料堆叠中的特征，当所述堆叠用与所述设计布局相对应的光致抗蚀剂图案层覆盖时，该基于等离子体的蚀刻工艺在成组的工艺条件下在处理室内执行。所述方法还可以包括：估计在这样的基于等离子体的蚀刻工艺期间在时间t时在所述特征内的特征内等离子体通量(IFPF)的一个或多个数量特性；以及通过将所述IFPF的所述一个或多个估计的数量特性与查找表(LUT)中的那些进行比较来估计所述特征的所述边缘的在时间t时的边缘放置误差(EPE)的数量特性，所述
LUT将在时间t时的EPE的所述数量特性的值与所述IFPF的所述一个或多个数量特性的值相关联。此后，根据EPE的所述数量特性修正所述初始设计布局。
[0005]在一些实施方式中，所述LUT可以是在所述成组的工艺条件下通过对覆盖在所述材料堆叠上的光致抗蚀剂的校准图案运行计算机化的蚀刻轮廓模型(EPM)至少至时间t来构建的。在一些实施方式中，在一些实施方式中，对于图案是在所述初始设计布局内的一个或多个附加特征，可以重复前述的地各种操作；并且所述初始设计布局可以进一步基于与所述一个或多个附加的特征对应的EPE的所估计的所述数量特性进行修正。
[0006]在一些实施方式中，所述IFPF的所述一个或多个数量特性可以包括：特征内等离子体离子通量(IFPIF)的数量特性；和/或特征内等离子体中性物通量(IFPNF)的数量特性。在一些实施方式中，所述LUT包括条目的列表，所述条目中的至少一些包括用于所述IFPIF的数量特性、所述IFPNF的数量特性以及所述EPE的对应的数量特性的字段。在一些实施方式中，所述LUT中的所述条目中的至少一些还包括用于蚀刻时间和/或特征深度的一个或多个字段。在一些实施方式中，所述LUT中的所述条目中的至少一些还包括用于特征内钝化沉积物通量(IFPDF)的字段。在一些实施方式中，所述LUT中的所述条目中的至少一些还包括用于与存在于所述校准图案中的边缘形状对应的边缘形状指示符的字段。
[0007]在一些实施方式中，使用训练机器学习模型(MLM)估计所述EPE的数量特性，所述训练机器学习模型(MLM)在操作期间可以将IFPF的一个或多个数量特性与所述LUT中的那些进行比较；并且在LUT中的值之间插补。在某些这样的实施方式中，用通过运行所述计算机化的EPM生成的数据集训练所述MLM，其中所述数据集中的至少一个子集用于构建所述LUT。
[0008]本专利技术还公开了产生掩模设计的方法。这些方法可以包括：使用刚刚描述的技术产生用于光致抗蚀剂的邻近校正的设计布局；并且此后基于所生成的所述用于光致抗蚀剂的邻近校正的设计布局产生掩模设计。本专利技术还公开了蚀刻半导体衬底的方法。这些方法可以包括：使用刚刚所描述的那样产生掩模设计，并且基于所述掩模设计形成掩模。此后，可以使用所述掩模执行光刻操作以将光致抗蚀剂层转移到所述衬底，从而基本上与所述邻近校正的光致抗蚀剂设计布局相符，之后，可以将所述衬底暴露于最终蚀刻所述衬底的等离子体。
[0009]还公开了用于为待在蚀刻操作中使用的光致抗蚀剂产生邻近校正的设计布局的计算机系统，所述系统可以包括：处理器和存储器。所述存储器可以存储查找表(LUT)和用于在处理器上执行的计算机可读指令，存储在存储器内的指令可以包括：用于接收初始设计布局的指令；用于识别所述初始设计布局中的特征的指令，所述特征的图案对应于将通过基于等离子体的蚀刻工艺蚀刻到在半导体衬底的表面上的材料堆叠中的特征，当所述堆叠用与所述设计布局相对应的光致抗蚀剂图案层覆盖时，该基于等离子体的蚀刻工艺在处理室内在成组的工艺条件下执行。存储在存储器内的指令还可以包括：用于估计在这样的基于等离子体的蚀刻工艺期间在时间t时的所述特征内的特征内等离子体通量(IFPF)的一个或多个数量特性的指令；用于通过将在(c)中估计的所述IFPF的一个或多个数量特性与所述LUT中的IFPF的一个或多个数量特性进行比较来估计所述特征的所述边缘的在时间t时的边缘放置误差(EPE)的数量特性的指令，所述LUT将在时间t时的所述EPE的数量特性的值与所述IFPF的所述一个或多个数量特性本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种生成要在蚀刻操作中使用的邻近校正设计布局的计算方法，该方法包括：(a)当在半导体衬底表面上的材料上覆盖有对应于初始设计布局的图案化层时，接收要被通过在一组工艺条件下在处理室中执行的基于等离子体的蚀刻处理蚀刻到所述材料中的特征的初始设计布局，(b)估计一个或多个特征内参数，以反映基于等离子的蚀刻过程中特征内的条件；(c)通过将在(b)中估计的所述一个或多个特征内参数输入到机器学习模型或查找表(LUT)中，来估计所述基于等离子体的蚀刻过程中的特征的边缘的边缘放置误差(EPE)或特征的边缘的EPE的数量特性，所述机器学习模型或查找表(LUT)提供一个或多个蚀刻工艺条件值的EPE的值或EPE数量特性；和(d)根据EPE或EPE的数量特性修改所述初始设计布局，以生成修改后的设计布局。2.根据权利要求1所述的方法，其中，所述图案化层包括光致抗蚀剂层。3.根据权利要求1所述的方法，其中，所述特征将被蚀刻到其中的材料是材料的堆叠。4.根据权利要求1所述的方法，其进一步包含针对一个或多个额外特征重复(a)到(d)。5.根据权利要求1所述的方法，其中，在基于等离子体的蚀刻工艺期间反映所述特征内的条件的所述一个或多个特征内参数包括特征内等离子体通量参数。6.根据权利要求1所述的方法，其中，在基于等离子体的蚀刻工艺期间反映所述特征内的条件的所述一个或多个特征内参数包括在所述特征上方的加载的等离子体通量。7.根据权利要求6所述的方法，其中，基于所述处理室中的远场全局等离子体通量的一个或多个特征，在(b)中估计所述加载的等离子体通量。8.根据权利要求7所述的方法，其特征在于，所述远场全局等离子体通量的一个或多个特征是利用考虑了处理室条件的计算机化等离子体模型来计算的。9.根据权利要求1所述的方法，其特征在于，其中，对于t＝t1执行(b)和(c)，以估计在时间t1的EPE或EPE的数量特性；和还包括对t＝t2(＞t1)执行(b)和(c)，以估计在时间t2的EPE的值或EPE的数量特性；和其中，在(d)中基于在时间t1和t2的EPE的估计值或EPE的数量特性修改所述初始设计布局。10.一种产生掩模设计的方法，该方法包括：使用权利要求1的方法为光致抗蚀剂产生修改的设计布局；和根据修改后的设计布局生成掩膜设计。11.一种蚀刻半导体衬底的方法，所述方法包括：使用权利要求10的方法产生掩模设计；根据所述掩模设计形成掩模；使用所述掩模执行光刻操作以在所述材料上提供图案化的光致抗蚀剂，其中所述光致抗蚀剂图案基本符合所述修改后的设计布局；和将半导体衬底暴露于蚀刻所述半导体衬底的等离子体。12.一...

【专利技术属性】
技术研发人员：萨拉瓦纳普里亚，
申请(专利权)人：朗姆研究公司，
类型：发明
国别省市：