在此描述了一种基于碳化硅(SiC)的功率半导体器件，包括：第一导电类型的漏极区域；设置在漏极区域上方的第一导电类型的漂移区域，其具有比所述漏极区域的掺杂浓度更低的掺杂浓度；设置在漂移区域上的第二导电类型的本体区域，第二导电类型与第一导电类型相反；第一导电类型的接触区域，设其置在所述本体区域内；源极欧姆接触，其设置在源极区域上方；和与源极区域、本体区域和漂移区域接触的一个或多个沟槽栅极区域。一个或多个沟槽栅极区域中的每个均被构造成在源极区域和漂移区域之间的本体区域中形成沟道区域。至少一个沟槽栅极区域包括：两个竖直侧壁和位于两个竖直侧壁之间的底表面；以及沿着竖直侧壁和底比表面的绝缘层。绝缘层包括不同厚度，使得绝缘层在竖直侧壁中的一个竖直侧壁的包括沟道区域的部分处比在另一竖直侧壁和所述沟槽的底部处更薄。比在另一竖直侧壁和所述沟槽的底部处更薄。比在另一竖直侧壁和所述沟槽的底部处更薄。
【技术实现步骤摘要】
【国外来华专利技术】具有非对称沟槽氧化物的碳化硅MOSFET结构
[0001]本专利技术涉及一种基于碳化硅(SiC)的半导体器件，具体地但不受限地涉及一种基于SiC的功率金属氧化物半导体场效应晶体管(MOSFET)。
技术介绍
[0002]由于碳化硅材料具有高电场强度，因此通常在维持所需的最大电压之前在沟槽底部和拐角处防止过早击穿非常重要。
[0003]US 2012/0037920描述了一种SiC MOSFET，其在每个沟槽的一侧具有深p+植入并且向下延伸到沟槽底部区域的一部分并在该部分下方延伸。延伸的深p+区域保护薄栅氧化物层免受高电场的影响。然而，利用高能植入在SiC中形成非常深的结是昂贵的，并且会在器件中产生缺陷。
[0004]“具有独特电场限制结构的沟槽型SiC
‑
MOSFET”(ISCRM 2019)提出了两个p+植入的组合，以在沟槽底部下方形成接地p+区域，以屏蔽薄栅氧化物层免受高电场的影响。这使用了多个p+植入，增加了器件成本。
[0005]“具有超低Ron的高性能SiC沟槽器件”(2011年国际电子器件会议)描述了一种双沟槽结构，其中每个有源沟沟槽栅极氧化物层通过两个相邻接地深p+沟槽屏蔽高电场的影响。这种设计是区域低效的。
[0006]可在US 6180958、US 8748976和US 8507978中发现其它基于碳化硅的功率器件。
技术实现思路
[0007]根据本专利技术的一个方面，提供了一种基于碳化硅(SiC)的功率半导体器件，包括：
[0008]第一导电类型的漏极区域；
[0009]第一导电类型的漂移区域，其设置在所述漏极区域上，所述漂移区域与所述漏极区域的掺杂浓度相比具有更低掺杂浓度；
[0010]第二导电类型的本体区域，其设置在所述漂移区域上方，所述第二导电类型与所述第一导电类型相反；
[0011]第一导电类型的接触区域，其设置在所述本体区域内；
[0012]源极欧姆接触，其设置在源极区域上；以及
[0013]一个或多个沟槽栅极区域，其与所述源极区域、所述本体区域和所述漂移区域接触，其中所述一个或多个沟槽栅极区域中的每一个被构造成在所述源极区域和所述漂移区域之间的本体区域中形成沟道区域，其中至少一个沟槽栅极区域包括：
[0014]两个竖直侧壁以及位于所述两个竖直侧壁之间的底表面；以及
[0015]沿着所述竖直侧壁和所述底表面的绝缘层，其中，所述绝缘层包括不同厚度，使得所述绝缘层在所述竖直侧壁中的一个侧壁的包括所述沟道区域的部分处比在另一竖直侧壁和沟槽底部处更薄。
[0016]第一导电类型的接触区域可具有比第一导电类型的漂移区域和第二导电类型的
本体区域更高的掺杂浓度。
[0017]在沟槽栅极区域中，沿着一个竖直侧壁的绝缘层可包括不同厚度，并且沿着另一个竖直侧壁的绝缘层包括恒定厚度。这里，沟槽栅极区域中具有不同厚度的绝缘层通常意味着相对薄的绝缘层(或氧化物)沿沟道区域存在，而相对较厚的绝缘层(或氧化物)沿沟沟槽的剩余部分(例如，靠近底部侧壁并沿底表面)存在。在一个示例中，沿着一个侧壁的绝缘层具有薄层和厚层两者，而沿着另一个侧壁的绝缘层仅具有厚层。换句话说，这是沟槽栅极区域中的非对称沟槽氧化物层。这是有利的，因为这种构造允许在其中不形成导电沟道或积聚层处实现厚氧化物层，但不会在形成电子导电沟道的区域中形成厚氧化物。
[0018]沟槽栅极区域可在竖直侧壁区域中不形成导电沟道和积聚层的位置处具有厚氧化物层或部分。这降低了栅极
‑
漏极电容(C
gd
)并提高了开关速度。这降低或减少了导通能量损失(E
ON
)、关断能量损失(E
OFF
)和栅极电荷。在形成电子导电沟道的区域上，沟槽栅极区域可不具有薄氧化物层。这提高了器件的动态性能。
[0019]沟槽栅极的每个竖直侧壁包括上部部分和下部部分。沿下部部分的绝缘层的厚度可大于沿一个竖直侧壁的上部部分的绝缘层的厚度。对于另一个竖直侧壁，沿下部部分和上部部分的绝缘层的厚度可相同。这种构造允许厚氧化物层处于不形成导电沟道的区域中，而薄氧化物层处于没有导电沟道的区域中。
[0020]沿沟槽栅极的底表面的绝缘层的厚度可与沿两个竖直侧壁的下部部分的绝缘层的厚度相同。
[0021]沟道区域可沿着沿上部部分的绝缘层而形成。
[0022]下部部分的竖直长度可大于上部部分的竖直长度。
[0023]下部部分的竖直长度与所述上部部分的竖直长度的比例可等于或大于1。可调整这个比例以改变Cgd。以这种方式，可以调整器件的性能。
[0024]器件可包括第一沟槽栅极区域和第二沟槽栅极区域，并且第一沟槽栅极区域和第二沟槽栅极区域中的每一个可具有第一侧壁和第二侧壁。第一沟槽的第二侧壁可与第二沟槽的第一侧壁相邻。沿第一沟槽的第二侧壁和第二沟槽的第一侧壁的绝缘层可包括恒定厚度，并且沿第一沟槽的第一侧壁和第二沟槽的第二侧壁的绝缘层可包括不同厚度。这提供了一种具有栅极沟槽的半导体器件，这些栅极沟槽具有位于沟道区域中的薄绝缘层以及位于沟道区域外的厚绝缘层。
[0025]器件可包括至少两个沟槽栅极区域，并且器件可包括第二导电类型的接触区域，其位于本体区域内并位于两个沟槽栅极区域之间并且具有比本体区域更高的掺杂浓度。第二导电类型的接触区域也可称为p+植入区域。p+植入区域还可与第一导电类型的接触区域相邻并位于其下方以及位于第二导电类型的本体区域内。
[0026]本体区域在两个沟槽栅极区域之间的第一部分可延伸到两个沟槽栅极区域的底表面。本体区域在两个沟槽栅极区域之间的第一部分可延伸至沟槽栅极区域的底表面下方。换句话说，p+植入可在具有厚绝缘层的相邻沟槽侧壁之间延伸。这提供了将设备额定值调节到更高电压(如3.3kV及以上)的可能性。由于导电沟道之外的区域中的厚绝缘层和导电沟道中的薄绝缘层与p+植入的组合提供了改进的电场弛豫，因此可以调节到更高电压。
[0027]本体区域的第一部分可在半导体器件中延伸低于本体区域的第二部分。本体区域的第二部分可以是本体区域的不位于两个相邻栅极沟槽之间的区域。
[0028]沟道区域可位于本体区域的第二部分中。
[0029]器件可包括肖特基接触。肖特基接触可位于一个或多个沟槽栅极区域的相邻沟槽栅极区域之间。肖特基接触可位于相邻沟槽栅极区域的厚绝缘层之间。肖特基接触可形成为从半导体器件的表面向下延伸。该器件可包括至少两个沟槽栅极区域，并且肖特基接触可位于至少两个沟槽栅极区域之间。这在SiC半导体器件中形成了集成肖特基二极管。这使得更有效地利用器件面积。肖特基二极管具有更低导通电压(VF)(约1.7V)，而MOSFET的本体二极管具有约3V的VF。SiC MOSFET的本体二极管易发生双极性劣化，这影响了MOSFET的可靠性；因此，使用集成肖特基二极管减少这种劣化。
[0030]器件可以是竖直金属氧化物半导体场效应晶体管本文档来自技高网...
【技术保护点】
【技术特征摘要】
【国外来华专利技术】1.一种基于碳化硅(SiC)的功率半导体器件，包括：第一导电类型的漏极区域；所述第一导电类型的漂移区域，其设置在所述漏极区域上方，所述漂移区域与所述漏极区域的掺杂浓度相比具有更低掺杂浓度；第二导电类型的本体区域，其设置在所述漂移区域上方，所述第二导电类型与所述第一导电类型相反；所述第一导电类型的接触区域，其设置在所述本体区域内；源极欧姆接触，其设置在源极区域上；以及一个或多个沟槽栅极区域，其与所述源极区域、所述本体区域和所述漂移区域接触，其中，所述一个或多个沟槽栅极区域中的每个均被构造成在所述源极区域和所述漂移区域之间的本体区域中形成沟道区域，其中，至少一个沟槽栅极区域包括：两个竖直侧壁以及位于所述两个竖直侧壁之间的底表面；以及沿着所述竖直侧壁和所述底表面的绝缘层，其中，所述绝缘层包括不同厚度，使得所述绝缘层在所述竖直侧壁中的一个竖直侧壁的包括所述沟道区域的部分处比在另一竖直侧壁和所述沟槽的底部处更薄。2.根据权利要求1所述的基于碳化硅(SiC)的半导体器件，其中，在所述沟槽栅极区域中，沿着一个竖直侧壁的所述绝缘层包括不同厚度，并且沿着另一竖直侧壁的所述绝缘层包括恒定厚度。3.根据权利要求1或2所述的基于碳化硅(SiC)的半导体器件，其中，沟槽栅极的每个竖直侧壁均包括上部部分和下部部分。4.根据权利要求3所述的基于碳化硅(SiC)的半导体器件，其中，沿所述下部部分的所述绝缘层的厚度大于沿一个竖直侧壁的所述上部部分的所述绝缘层的厚度，并且其中对于另一竖直侧壁，沿所述下部部分和所述上部部分的所述绝缘层的厚度相同。5.根据权利要求3或4所述的基于碳化硅(SiC)的半导体器件，其中，沿所述沟槽栅极的所述底表面的所述绝缘层的厚度与沿两个竖直侧壁的所述下部部分的所述绝缘层的厚度相同。6.根据权利要求3、4或5所述的基于碳化硅(SiC)的半导体器件，其中，所述沟道区域沿着沿所述上部部分的所述绝缘层而形成。7.根据权利要求3至6中任一项所述的基于碳化硅(SiC)的半导体器件，其中，所述下部部分的竖直长度大于所述上部部分的竖直长度。8.根据权利要求7所述的基于碳化硅(SiC)的半导体器件，其中，所述下部部分的所述竖直长度与所述上部部分的所述竖直长度的比例等于或大于1。9.根据前述权利要求中任一项所述的基于碳化硅(SiC)的半导体器件，其中，所述器件包括第一沟槽栅极区域和第二沟槽栅极区域，以及其中，所述第一沟槽栅极区域和所述第二沟槽栅极区域中的每个均具有第一侧壁和第二侧壁，并且其中，所述第一沟槽的所述第二侧壁与所述第二沟槽的所述第一侧壁相邻，并且其中，沿所述第一沟槽的所述第二侧壁和所述第二沟槽的所述第一侧壁的所述绝缘层包括恒定厚度，以及其中，沿所述第一沟槽的所述第一侧壁和所述第二沟槽的所述第二侧壁的所述绝缘层
包括不同厚度。10.根据前述权利要求中任一项所述的基于碳化硅(SiC)的半导体器件，其中，所述器件包括至少两个沟槽栅极区域，并且其中，所述器件包括第二导电类型的接触区域，其位于所述本体区域内以及位于两个沟槽栅极区域之间并且具有比所述本体区域更高的...
【专利技术属性】
技术研发人员：路德金，
申请(专利权)人：株洲中车时代半导体有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。