一种基于硅转接基板的PROM与FPGA集成结构及其制备方法技术

本发明专利技术公开了一种基于硅转接基板的PROM与FPGA集成结构及其制备方法，TSV硅转接基板上依次堆叠有FPGA管芯、转接板和PROM管芯，TSV硅转接基板、FPGA管芯、转接板和PROM管芯之间采用引线键合。在TSV硅转接基板上依次堆叠粘接FPGA管芯、转接板和PROM管芯；再采用金丝球焊工艺，将FPGA芯片Pad与TSV硅转接基板上Pad、PROM芯片Pad与转接板上Pad和转接板上Pad与TSV硅转接基板上Pad依次进行引线缝合，完成集成结构的制备。在硅片上高效的集成了FPGA管芯和PROM管芯，具有体积小、功耗低、性能优的优点。点。点。

【技术实现步骤摘要】
一种基于硅转接基板的PROM与FPGA集成结构及其制备方法


[0001]本专利技术属于半导体封装领域，涉及一种基于硅转接基板的PROM与FPGA集成结构及其制备方法。

技术介绍

[0002]FPGA(现场可编程逻辑门阵列)具有布线资源丰富。可重复编程和集成度高，成本低的特点，在数字电路设计领域得到了广泛的应用。通常，FPGA必须指配PROM(可编程只读存储器)，方便通过JTAG接口从FPGA搬移程序。现有PROM和FPGA器件布局主要基于PCB基板，且采用平铺布局及成片器件，这种传统方式体积大、集成度低，不利于有小型化需求的应用场合；另外，由于PCB布线密度低，PROM和FPGA之间的传输速度受限，进面影响运算性能，不利于进行高性能计算。

技术实现思路

[0003]本专利技术的目的在于克服上述现有技术的缺点，提供一种基于硅转接基板的PROM与FPGA集成结构及其制备方法，在硅片上高效的集成了FPGA管芯和PROM管芯，具有体积小、功耗低、性能优的优点。
[0004]为达到上述目的，本专利技术采用以下技术方案予以实现：
[0005]一种基于硅转接基板的PROM与FPGA集成结构，包括TSV硅转接基板；
[0006]TSV硅转接基板上依次堆叠有FPGA管芯、转接板和PROM管芯，TSV硅转接基板、FPGA管芯、转接板和PROM管芯之间采用引线键合。
[0007]优选的，布线线宽≤10μm，线间距≥10μm；Pad尺寸≥50*50μm；同一芯片对应相邻两Pad之间的间距≥20μm；不同芯片对应的Pad中，邻近两Pad之间的间距≥60μm；TSV硅转接基板上设置有多个硅通孔，硅通孔直径≤30μm。
[0008]优选的，TSV硅转接基板、FPGA管芯、转接板和PROM管芯的外部灌封有环氧胶。
[0009]优选的，TSV硅转接基板底部设置有多个锡球，形成BGA球栅阵列。
[0010]进一步，锡球的球径为400μm，相邻锡球的间距为900μm，最外围的锡球球心离TSV硅转接基板侧面间距≥500μm。
[0011]优选的，TSV硅转接基板、FPGA管芯、转接板和PROM管芯之间采用金丝键合。
[0012]优选的，转接板的材质为硅，厚度为200μm。
[0013]一种基于上述任意一项所述集成结构的制备方法，在TSV硅转接基板上依次堆叠粘接FPGA管芯、转接板和PROM管芯；再采用金丝球焊工艺，将FPGA芯片Pad与TSV硅转接基板上Pad、PROM芯片Pad与转接板上Pad和转接板上Pad与TSV硅转接基板上Pad依次进行引线缝合，完成集成结构的制备。
[0014]优选的，集成结构制备完成后，采用环氧胶对集成结构进行填充。
[0015]优选的，集成结构制备完成后，在TSV硅转接基板底部制作锡球，形成BGA球栅阵列。
[0016]与现有技术相比，本专利技术具有以下有益效果：
[0017]本专利技术采用TSV硅转接基板，TSV硅转接基板由硅基上采用二次布线技术进行高密度布线形成，从而使得TSV硅转接基板上能够进行二次布线，能够将FPGA管芯和PROM管芯裸芯片叠层，实现FPGA管芯和PROM管芯的互联和三维集成，这种实现方式使得PROM存储器能够尽可能靠近FPGA管芯，从而缩短了走线长度，具有体积小、功耗低、性能优的优点。
[0018]进一步，环氧胶能够保护堆叠后的模块在运输、后续工艺过程中不受损伤。
[0019]进一步，锡球形成BGA球栅阵列，便于后续工艺中与PCB板的焊接。
[0020]进一步，转接板为硅材质，解决了PROM管芯与TSV硅转接基板间距太大引线键合不可靠的问题。
附图说明
[0021]图1为本专利技术的集成结构示意图；
[0022]图2为本专利技术的集成结构内部连接示意图；
[0023]图3为本专利技术的TSV硅转接基板示意图；
[0024]图4为本专利技术的管芯粘接示意图；
[0025]图5为本专利技术的引线键合示意图；
[0026]图6为本专利技术的环氧胶灌封示意图；
[0027]图7为本专利技术的底部植球示意图。
[0028]其中：1
‑
金丝；2
‑
PROM管芯；3
‑
转接板；4
‑
FPGA管芯；5
‑
TSV硅转接基板；6
‑
硅通孔；7
‑
锡球；8
‑
环氧胶。
具体实施方式
[0029]下面结合附图对本专利技术做进一步详细描述：
[0030]如图1所示，为本专利技术所述的基于硅转接基板的PROM与FPGA集成结构，是在TSV硅转接基板5上依次堆叠FPGA管芯4、转接板3、PROM管芯2，TSV硅转接基板5、FPGA管芯4、转接板3、PROM管芯2之间用粘片胶进行粘合，再通过金丝1进行键合，键合后进行环氧胶8灌封、底部植球。
[0031]TSV硅转接基板5的布局布线规则为：根据芯片信息，进行TSV硅转接基板5上模块信息互连、通孔、BGA设计，设计规则为：布线线宽≤10μm，线间距≥10μm；Pad尺寸≥50 50μm；同一芯片对应相邻两Pad之间的间距≥20μm；不同芯片对应的Pad中，邻近两Pad之间的间距≥60μm；TSV硅转接基板5上设置有多个硅通孔6，硅通孔6直径≤30μm；锡球7的球径为400μm，相邻锡球7的间距为900μm，最外围的锡球7球心离TSV硅转接基板5侧面间距≥500μm。
[0032]TSV硅转接基板5在硅片上实现FPGA和PROM之间信息互连、硅通孔6及BGA设计。本实施例中TSV硅转接基板5的制作流程为：硅片打标及清洗、TSV孔图形化、刻蚀TSV深硅孔、沉积孔壁及wafer表面沉积SiO2绝缘层、溅射Ti/Cu种子层、电镀铜填充TSV、CMP、去应力退火、制备正面RDL1层(溅射、电镀、腐蚀)、正面PI层、正面UBM层(镀铜，镍金表面处理)、临时键合Carrier片、背面减薄，露TSV尾巴、背面沉积SiO2层(2μm～3μm)、背面CMP露铜、背面RDL1层、背面PI层、背面UBM层(镀铜/SnAg焊料)(CP测试)、解键合、划片。
[0033]FPGA管芯4选用国产BQR2V3000管芯，具有300万系统门，支持最大300MHz系统工作
频率，采用0.13μm 1P7M+RDL硅栅CMOS工艺，芯片尺寸为：16.05mm
×
13.88mm，减薄前厚度为725μm，减薄后厚度为400μm。
[0034]转接板3为硅材质，作用是解决PROM管芯2与TSV硅转接基板5间距太大引线键合不可靠的问题，其厚度为200μm。
[0035]PROM管芯2选用国微SM32PV048管芯，作用是作为FPGA的外围配置器件，用以存储逻辑加载文件。该管芯分并行加载和串行加载两种方式，此处选用串行加载方式。
[0036]如图2所示，为FPG本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于硅转接基板的PROM与FPGA集成结构，其特征在于，包括TSV硅转接基板(5)；TSV硅转接基板(5)上依次堆叠有FPGA管芯(4)、转接板(3)和PROM管芯(2)，TSV硅转接基板(5)、FPGA管芯(4)、转接板(3)和PROM管芯(2)之间采用引线键合。2.根据权利要求1所述的基于硅转接基板的PROM与FPGA集成结构，其特征在于，布线线宽≤10μm，线间距≥10μm；Pad尺寸≥50*50μm；同一芯片对应相邻两Pad之间的间距≥20μm；不同芯片对应的Pad中，邻近两Pad之间的间距≥60μm；TSV硅转接基板(5)上设置有多个硅通孔(6)，硅通孔(6)直径≤30μm。3.根据权利要求1所述的基于硅转接基板的PROM与FPGA集成结构，其特征在于，TSV硅转接基板(5)、FPGA管芯(4)、转接板(3)和PROM管芯(2)的外部灌封有环氧胶(8)。4.根据权利要求1所述的基于硅转接基板的PROM与FPGA集成结构，其特征在于，TSV硅转接基板(5)底部设置有多个锡球(7)，形成BGA球栅阵列。5.根据权利要求4所述的基于硅转接基板的PROM与FPGA集成结构，其特征在于，锡球(7)的球径为400μm，相邻锡球(7)的间距为900μm，最外围的锡球(...

【专利技术属性】
技术研发人员：周黎阳，王挥，吴道伟，杨芳，张辽辽，
申请(专利权)人：西安微电子技术研究所，
类型：发明
国别省市：