本发明专利技术公开了一种减少掉电后读错误几率的方法、装置、存储介质和终端，在芯片执行擦除操作期间，若发生异常掉电时，芯片内部自动启动断电中断保护，结束芯片的擦除操作，并根据所述擦除指令信息对芯片内的存储单元执行过擦除修复；若出现快掉电，此时可能已经对部分需要执行过擦除修复的存储单元执行完过擦除修复，在重新上电时，虽然还是会有过擦除导致读数据出错的问题，但因为有部分存储单元已经执过擦除修复，所以因过擦除导致读数据出错的几率会有所下降；若出现慢掉电，这时可以对芯片内需要执行过擦除修复的全部存储单元都执行完过擦除修复，在重新上电时，即可避免因过擦除造成的读数据错误的问题。擦除造成的读数据错误的问题。擦除造成的读数据错误的问题。
【技术实现步骤摘要】
减少掉电后读错误几率的方法、装置、存储介质和终端
[0001]本专利技术涉及FLASH
，尤其涉及的是一种减少掉电后读错误几率的方法、装置、存储介质和终端。
技术介绍
[0002]现有的NOR FLASH在掉电后，电路内部判断电压是否达到低压阈值，若达到则启动掉电保护模块，并发送中断至算法状态机，算法状态机对响应中断，将电压泵放电后退出算法。而这样操作的缺点是：在NOR FLASH在擦除阵列A(Array A)内的扇区A(sector A)过程中发生慢掉电，若此时内部算法流程正在处于擦除的步骤（如图1所示），还没有到修复“过擦除”单元的步骤就暂停(即分支2)，那么在电压恢复后读同一个阵列A（Array A）内的另一个扇区B（sectorB）的数据时可能会出错，读出的数据是一个随机值(取决于扇区A中“过擦除”单元的数量和分布，因为“过擦除”单元的阈值电压一般为负值，在读取扇区B的数据时，若扇区A中存在“过擦除”单元，0v不能使“过擦除”单元关闭，“过擦除”单元会产生电流，导致读数据出错，如图2所示)。
[0003]因此，现有的技术还有待于改进和发展。
技术实现思路
[0004]本专利技术的目的在于提供一种减少掉电后读错误几率的方法、装置、存储介质和终端，旨在解决现有技术中的一个或多个问题。
[0005]本专利技术的技术方案如下：本技术方案提供一种减少掉电后读错误几率的方法，具体包括以下步骤：接收擦除指令信息；根据所述擦除指令信息对芯片内的存储单元执行擦除操作；判断芯片是否出现异常掉电，否，则不改变芯片当前的操作状态；是，则启动断电中断保护，根据所述断电中断保护结束芯片的擦除操作，并根据所述擦除指令信息对芯片内的存储单元执行过擦除修复。
[0006]进一步地，所述判断芯片是否出现异常掉电，具体过程如下：判断施加到所述芯片内的存储单元的电压是否下降到预设阈值。
[0007]进一步地，所述异常掉电包括快掉电和慢掉电。
[0008]进一步地，当异常掉电为慢掉电，所述根据所述断电中断保护结束芯片的擦除操作，并根据所述擦除指令信息对芯片内的存储单元执行过擦除修复之后还包括以下过程：S7：判断芯片内需要执行过擦除修复的存储单元是否都已经都执行过擦除修复，是则跳转至S8，否则跳转至S9；
S8：使施加到所述芯片内的存储单元的电压下降为0，并退出过擦除修复流程；S9：根据所述擦除指令信息对芯片内的存储单元执行过擦除修复并跳转至S7。
[0009]进一步地，所述擦除指令信息包括擦除指令和芯片内需要进行擦除操作的储存单元的地址。
[0010]本技术方案还提供一种减少掉电后读错误几率的装置，包括：接收模块，接收擦除指令信息；擦除模块，根据所述擦除指令信息对芯片内的存储单元执行擦除操作；判断模块，判断芯片是否出现异常掉电，状态保持模块，不改变芯片当前的操作状态；中断启动模块，启动断电中断保护，过擦除修复模块，根据所述断电中断保护结束芯片的擦除操作，并根据所述擦除指令信息对芯片内的存储单元执行过擦除修复。
[0011]进一步地，所述判断模块采用电压检测模块实现。
[0012]进一步地，所述擦除模块和过擦除修复模块通过芯片内部的算法模块实现。
[0013]本技术方案还提供一种存储介质，所述存储介质中存储有计算机程序，当所述计算机程序在计算机上运行时，使得所述计算机执行上述任一项所述的方法。
[0014]本技术方案还提供一种终端，包括处理器和存储器，所述存储器中存储有计算机程序，所述处理器通过调用所述存储器中存储的所述计算机程序，用于执行上述任一项所述的方法。
[0015]通过上述可知，在芯片执行擦除操作期间，若发生异常掉电时，芯片内部自动启动断电中断保护，结束芯片的擦除操作，并根据所述擦除指令信息对芯片内的存储单元执行过擦除修复；若出现快掉电，此时可能已经对部分需要执行过擦除修复的存储单元执行完过擦除修复，但不能对芯片内需要执行过擦除修复的全部存储单元都执行完过擦除修复，这时在重新上电时，虽然还是会有过擦除导致读数据出错的问题，但因为有部分存储单元已经执了过擦除修复，所以因过擦除导致读数据出错的几率会有所下降；若出现慢掉电，这时可以对芯片内需要执行过擦除修复的全部存储单元都执行完过擦除修复，在重新上电时，即可避免因过擦除造成的读数据错误的问题。
附图说明
[0016]图1是现有技术中擦除算法流程示意图。
[0017]图2是现有技术中区块的结构示意图。
[0018]图3是本专利技术中减少掉电后读错误几率的方法的步骤流程图。
[0019]图4是本专利技术中减少掉电后读错误几率的装置的示意图。
[0020]图5是本专利技术中终端的示意图。
具体实施方式
[0021]下面将结合本申请实施例中附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。因
此，以下对在附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围，而是仅仅表示本申请的选定实施例。基于本申请的实施例，本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本申请保护的范围。
[0022]应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。同时，在本申请的描述中，术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
[0023]如图3所示，一种减少掉电后读错误几率的方法，适用于NOR FLASH芯片，具体包括以下步骤：S1：接收擦除指令信息。
[0024]其中，所述擦除指令信息包括擦除指令和芯片内需要进行擦除操作的储存单元的地址。
[0025]S2：根据所述擦除指令信息对芯片内的存储单元执行擦除操作。
[0026]S3：判断施加到所述芯片内的存储单元的电压是否下降到预设阈值，是，则跳转至S5，否则跳转至S4。
[0027]其中，在芯片执行擦除操作期间（此时内部算法流程正在处于擦除的步骤，还没有到修复“过擦除”单元的步骤），芯片内部实时检测施加到所述芯片内的存储单元的擦除电压是否下降到预设阈值，是则默认出现异常掉电，否则没有出现异常掉电。
[0028]S4：不改变芯片当前的操作状态。
[0029]其中，不改变芯片当前的操作状态，是指继续根据所述擦除指令信息对芯片内的存储单元按正常流程执行擦除操作。
[0030]S5：启动断电中断保护。
[0031]在发生异常掉电时，芯片内部自动启动断电中断保护，结束芯片的擦除操作，并根据所述擦除指令信息对芯片内的存储单元执行过擦除修复。
[0032]S6：根据所述断电中断保护结束芯片的擦除操作，并根据所述擦除指令信息对芯片内的存储单元执行过擦除修复。
...
【技术保护点】
【技术特征摘要】
1.一种减少掉电后读错误几率的方法，其特征在于，具体包括以下步骤：接收擦除指令信息；根据所述擦除指令信息对芯片内的存储单元执行擦除操作；判断芯片是否出现异常掉电，否，则不改变芯片当前的操作状态；是，则启动断电中断保护，根据所述断电中断保护结束芯片的擦除操作，并根据所述擦除指令信息对芯片内的存储单元执行过擦除修复。2.根据权利要求1所述的减少掉电后读错误几率的方法，其特征在于，所述判断芯片是否出现异常掉电，具体过程如下：判断施加到所述芯片内的存储单元的电压是否下降到预设阈值。3.根据权利要求1所述的减少掉电后读错误几率的方法，其特征在于，所述异常掉电包括快掉电和慢掉电。4.根据权利要求3所述的减少掉电后读错误几率的方法，其特征在于，当异常掉电为慢掉电，所述根据所述断电中断保护结束芯片的擦除操作，并根据所述擦除指令信息对芯片内的存储单元执行过擦除修复之后还包括以下过程：S7：判断芯片内需要执行过擦除修复的存储单元是否都已经都执行过擦除修复，是则跳转至S8，否则跳转至S9；S8：使施加到所述芯片内的存储单元的电压下降为0，并退出过擦除修复流程；S9：根据所述擦除指令信息对芯片内的存储单元执行过擦除修复并跳转至S7。5.根据权...
【专利技术属性】
技术研发人员：冯鹏亮，陈纬荣，陈慧，王明，
申请(专利权)人：芯天下技术股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。