半导体装置制造方法及图纸

半导体装置。公开了一种包括一个或更多个晶体管的半导体装置。该半导体装置包括：第一有源区，其设置在基板的阱区上；多个虚设有源区，其围绕第一有源区设置；以及栅极，其设置成横穿第一有源区，其中栅极的一部分设置为与多个虚设有源区中的至少一个交叠，并且电联接到多个虚设有源区中的至少一个。多个虚设有源区中的至少一个。多个虚设有源区中的至少一个。

【技术实现步骤摘要】
半导体装置


[0001]本文所公开的技术和实现方式总体涉及一种半导体装置，更具体地，涉及一种包括一个或更多个晶体管的半导体装置。

技术介绍

[0002]近来，随着更轻、更薄、更短和更小的电子产品的不断发展，对高度集成的半导体装置的需求迅速增加。根据半导体装置缩小的趋势，可以在更小和更窄的区域中形成器件隔离结构，使得在更小的半导体装置中更容易发生电特性的变化。
[0003]因此，需要开发一种器件隔离结构，其中能够防止在更小和更窄的区域内发生电特性的变化或劣化。此外，越来越需要减小在构造半导体装置的单位单元中使用的一个或更多个晶体管的形成区域的尺寸。

技术实现思路

[0004]所公开技术的各种实施方式涉及一种用于改进至少一个晶体管的应力并且用于减小其中可以放置晶体管的整个区域的尺寸的半导体装置。
[0005]根据所公开技术的一个实施方式，一种半导体装置可以包括：第一有源区，其设置在基板的阱区上；多个虚设有源区，其围绕第一有源区设置；以及栅极，其被设置成横穿第一有源区，其中，栅极的一部分被设置为与多个虚设有源区中的至少一个交叠并且电联接到多个虚设有源区中的至少一个。
[0006]根据所公开技术的另一实施方式，一种半导体装置可以包括：第一有源区，其形成在基板的阱区上；多个虚设有源区，其形成在阱区上，并且与第一有源区隔开预定距离；栅极，其设置在所述多个虚设有源区中的一个虚设有源区上方；以及栅极硅通孔(gate-through-silicon via)，其联接到所述一个虚设有源区并且穿过栅极，并且被配置为将所述一个虚设有源区联接到设置在栅极上方的第一金属层。
[0007]根据所公开技术的又一实施方式，一种半导体装置可以包括：第一晶体管区；以及第二晶体管区，其被布置为关于第一方向与第一晶体管区对称，其中，第一晶体管区和第二晶体管区各自包括：第一有源区，其设置在基板的阱区上；虚设有源区，其设置在阱区上，并且与第一有源区隔开预定距离；栅极，其形成在虚设有源区上方，栅极硅通孔，其联接到虚设有源区并且穿过栅极；以及第一金属层，其将虚设有源区联接到栅极。
[0008]应当理解，本文公开的技术的前述一般描述和以下详细描述都是例示性和解释性的，并且旨在向本领域技术人员提供对本公开的范围的进一步解释。
附图说明
[0009]参照结合附图考虑时的以下详细描述，所公开技术的上述和其它特征以及有益方面将变得显而易见。
[0010]图1是示出根据本公开的一个实施方式的半导体装置的布局结构的图。
[0011]图2是示出根据本公开的一个实施方式的沿着图1所示的线Y-Y
’
截取的半导体装置的示例的截面图。
[0012]图3A至图3D是示出根据本公开的实施方式的沿着图1所示的线Y-Y
’
截取的半导体装置的制造工序的示例的截面图。
[0013]图4A至图4D是示出根据本公开的实施方式的沿着图1所示的线X-X
’
截取的半导体装置的制造工序的示例的截面图。
[0014]图5是示出根据本公开的一个实施方式的半导体装置的布局结构的示例的图。
[0015]图6是示出根据本公开的一个实施方式的沿着图5所示的线C-C
’
截取的半导体装置的示例的截面图。
[0016]附图中各元件的符号：
[0017]DACT1至DACT6：多个虚设有源区
[0018]ACT1至ACT3：多个有源区
[0019]G：栅极
[0020]GTV：栅极硅通孔
具体实施方式
[0021]该专利文献提供了一种半导体装置的实现方式和示例，该半导体装置基本上解决了与相关技术的限制或缺点相关的一个或更多个问题。所公开技术的一些实现方式提出了一种半导体装置，其能够改善至少一个晶体管的应力，并且能够减小晶体管的整个区域的尺寸。
[0022]现在将详细参照所公开技术的方面，其实施方式和示例在附图中示出。在尽可能的情况下，在所有附图中使用相同的附图标记来表示相同或相似的部件。
[0023]结合所公开技术的实施方式，仅出于例示的目的公开了具体的结构描述和功能描述。这些实施方式代表有限数量的可能实施方式。然而，在不脱离所公开技术的范围或精神的情况下，所公开技术的实施方式可以以各种或不同的方式实现。
[0024]在描述所公开的技术时，术语“第一”和“第二”可以用来描述多个组件，但是这些组件在数量或顺序上不受这些术语的限制。这些术语可以用来区分一个组件和另一组件。例如，在不脱离本公开的范围的情况下，第一组件可以称为第二组件，并且第二组件可以称为第一组件。
[0025]本申请中使用的术语仅用于描述具体实施方式，而并不旨在限制所公开的技术。除非另有明确说明，否则单数表达形式可以包括复数表达形式。
[0026]除非另有定义，否则本文使用的所有术语(包括技术术语或科学术语)具有与本领域技术人员所理解的含义相同的含义。在通用词典中定义的术语可以被分析为具有与相关领域的上下文相同的含义，而不应分析为具有理想含义或过于正式的含义，除非在本申请中明确定义。在所公开的技术中使用的术语仅仅是为了描述特定实施方式的目的，而不意图限制本公开。
[0027]图1是示出根据本公开的一个实施方式的半导体装置的布局结构的图。
[0028]参照图1，多个晶体管区TR1和TR2在结构上可以基本彼此相同，从而将在下文中仅使用一个晶体管区TR1作为示例来描述以下实施方式。
[0029]晶体管区TR1可以实现为NMOS晶体管或PMOS晶体管，但不限于此。此外，晶体管区TR2可以实现为NMOS晶体管或PMOS晶体管，但不限于此。
[0030]第一方向(I)可以指垂直于第二方向(II)的方向。第三方向(III)可以指与在第一方向(I)和第二方向(II)上延伸的水平面垂直的方向。例如，第三方向(III)可以与第一方向(I)和第二方向(II)中的每一个垂直。
[0031]基板100可以包括例如诸如硅(Si)或锗(Ge)之类的半导体材料，或者诸如硅锗(SiGe)、碳化硅(SiC)、砷化镓(GaAs)、砷化铟(InAs)或磷化铟(InP)之类的化合物半导体材料。基板100可以包括导电区域，例如掺杂有杂质的阱或者掺杂有杂质的结构。
[0032]可以在基板100的指定区域中形成阱区110。在这种情况下，基板100可以掺杂有杂质以具有P型或N型导电材料。
[0033]为了便于描述，假设基板100实现为P型基板。在一些实施方式中，阱区110可以掺杂有杂质以具有P型或N型导电材料。为了便于描述，假设阱区110实现为N型阱。
[0034]阱区110可以包括多个有源区ACT1至ACT3。多个有源区ACT1至ACT3可以是用于接收晶体管区的源极电压、漏极电压和体电压的区域。
[0035]多个有源区ACT1至ACT3可以掺杂有杂质以具有P型或N型导电性。在一些实现方式中，多个有本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体装置，该半导体装置包括：第一有源区，该第一有源区被设置在基板的阱区上；多个虚设有源区，所述多个虚设有源区围绕所述第一有源区设置；以及栅极，该栅极被设置成横穿所述第一有源区；其中，所述栅极的一部分被设置为与所述多个虚设有源区中的至少一个交叠，并且电联接到所述多个虚设有源区中的至少一个。2.根据权利要求1所述的半导体装置，其中，所述第一有源区被设置在所述阱区的中心区域中，并且具有矩形形状。3.根据权利要求1所述的半导体装置，该半导体装置还包括：第二有源区，该第二有源区关于第二方向设置在所述第一有源区的一侧；以及第三有源区，该第三有源区关于所述第二方向设置在所述第一有源区的另一侧。4.根据权利要求3所述的半导体装置，其中，所述第二有源区和所述第三有源区各自具有在第一方向上延伸的线形状，并且所述第二有源区和所述第三有源区在所述第二方向上彼此隔开预定距离。5.根据权利要求1所述的半导体装置，其中，所述多个虚设有源区包括：第一虚设有源区，该第一虚设有源区关于第一方向设置在所述第一有源区的一侧；第二虚设有源区，该第二虚设有源区关于所述第一方向设置在所述第一有源区的另一侧；第三虚设有源区，该第三虚设有源区关于第二方向设置在所述第一有源区的一侧；以及第四虚设有源区、第五虚设有源区和第六虚设有源区，该第四虚设有源区、该第五虚设有源区和该第六虚设有源区关于所述第二方向设置在所述第一有源区的另一侧，其中所述第四虚设有源区、所述第五虚设有源区和所述第六虚设有源区在所述第一方向上彼此隔开预定距离。6.根据权利要求5所述的半导体装置，其中，所述第一虚设有源区和所述第二虚设有源区各自具有在所述第二方向上延伸的线形状，并且在所述第二方向上比所述第一有源区更长。7.根据权利要求5所述的半导体装置，其中，所述第一虚设有源区和所述第二虚设有源区在所述第一方向上彼此隔开预定距离。8.根据权利要求5所述的半导体装置，其中，所述第三虚设有源区在所述第一方向上设置在所述第一虚设有源区和所述第二虚设有源区之间。9.根据权利要求5所述的半导体装置，其中，所述第三虚设有源区在所述第一方向上具有与所述第一有源区相同的宽度。10.根据权利要求5所述的半导体装置，其中，所述第五虚设有源区电联接到所述栅极。11.根据权利要求10所述的半导体装置，该半导体装置还包括：栅极硅通孔，该栅极硅通孔穿过所述栅极并且联接到所述第五虚设有源区，并且被配置为使得所述第五虚设有源区能够联接到第一金属层。12.根据权利要求11所述的半导体装置，该半导体装置还包括：
包括所述第一金属层的多个金属层，所述多个金属层形成在所述基板...

【专利技术属性】
技术研发人员：徐成吉，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：