一种静态随机存储单元及存储器制造技术

本实用新型专利技术实施例公开了一种静态随机存储单元及存储器。静态随机存储单元包括：锁存模块、第一传输模块和第二传输模块，锁存模块包括第一端和第二端；所述锁存模块的第一端与第二端的电位相反；第一传输模块连接于所述锁存模块的第一端和第一位线之间；第二传输模块连接于所述锁存模块的第二端和第二位线之间；其中，所述第一传输模块和/或所述第二传输模块包括：并联连接且沟道类型相反的两个晶体管。与现有技术相比，本实用新型专利技术实施例提升了存储器的读取和写入的容忍度。存储器的读取和写入的容忍度。存储器的读取和写入的容忍度。

【技术实现步骤摘要】
一种静态随机存储单元及存储器


[0001]本技术实施例涉及半导体
，尤其涉及一种静态随机存储单元及存储器。

技术介绍

[0002]存储器是用以存储大量信息的设备或部件，是计算机和数字设备中的重要组成部分。存储器可分为随机存取存储器和只读存储器两大类。随机存取存储器包括动态随机存储器(Dynamic Random Access Memory，DRAM)和静态随机存储器(Static Random
‑
Access Memory，SRAM)，这种存储器既可向指定单元存入信息又可从指定单元读出信息。
[0003]SRAM只要保持通电，其中储存的数据就可以恒常保持，相对于DRAM，它的速度较快而且更省电。但随着半导体技术的发展，半导体的操作电压越来越低，影响了SRAM的读取和写入的容忍度。

技术实现思路

[0004]本技术实施例提供一种静态随机存储单元及存储器，以提升存储器的读取和写入的容忍度。
[0005]第一方面，本技术实施例提供了一种静态随机存储单元，包括：
[0006]锁存模块，包括第一端和第二端；所述锁存模块的第一端与第二端的电位相反；
[0007]第一传输模块，连接于所述锁存模块的第一端和第一位线之间；
[0008]第二传输模块，连接于所述锁存模块的第二端和第二位线之间；
[0009]其中，所述第一传输模块和/或所述第二传输模块包括：并联连接且沟道类型相反的两个晶体管。
[0010]可选地，所述两个晶体管分别为N型晶体管和P型晶体管，所述N型晶体管的栅极与第一字线连接；所述P型晶体管的栅极与第二字线连接；所述第二字线的电位与所述第一字线的电位相反。
[0011]可选地，所述第一传输模块包括第一N型晶体管和第一P型晶体管，所述第一N型晶体管和所述第一P型晶体管并联连接；
[0012]所述第二传输模块包括第二N型晶体管和第二P型晶体管，所述第二N型晶体管和所述第二P型晶体管并联连接。
[0013]可选地，所述的静态随机存储单元，还包括：
[0014]半导体层，设置有第一半导体图案和第二半导体图案，所述第一半导体图案和所述第二半导体图案相邻设置；其中，所述第一半导体图案为所述N型晶体管的有源层，所述第二半导体图案为所述P型晶体管的有源层。
[0015]可选地，所述第一半导体图案和所述第二半导体图案沿同一方向延伸。
[0016]可选地，所述的静态随机存储单元，还包括：
[0017]第一金属层，所述第一金属层包括多条第一金属连接线和多条第二金属连接线，
所述第一金属连接线连接所述P型晶体管的第一极和所述N型晶体管的第一极；所述第二金属连接线连接所述P型晶体管的第二极、所述N型晶体管的第二极和所述锁存模块。
[0018]可选地，所述的静态随机存储单元，还包括：
[0019]第二金属层，所述第一字线和所述第二字线设置于所述第二金属层；所述第一字线通过过孔与所述N型晶体管连接，所述第二字线通过过孔与所述P型晶体管连接。
[0020]可选地，所述锁存模块包括第一反相器和第二反相器；
[0021]所述第一反相器的输入端和所述第二反相器的输出端连接，并作为所述锁存模块的输入端；所述第一反相器的输出端和所述第二反相器的输入端连接，并作为所述锁存模块的输出端。
[0022]可选地，所述第一反相器包括：第一晶体管和第二晶体管，所述第一晶体管的栅极和所述第二晶体管的栅极短接后作为所述第一反相器的输入端，所述第一晶体管的第一极与第一电源线连接，所述第一晶体管的第二极和所述第二晶体管的第一极短接后作为所述第一反相器的输出端；所述第二晶体管的第二极与第二电源线连接；所述第二电源线的电位与所述第一电源线的电位相反；
[0023]所述第二反相器包括第三晶体管和第四晶体管，所述第三晶体管的栅极和所述第四晶体管的栅极短接后作为所述第二反相器的输入端，所述第三晶体管的第一极与第一电源线连接，所述第三晶体管的第二极和所述第四晶体管的第一极短接后作为所述第二反相器的输出端；所述第四晶体管的第二极与所述第二电源线连接；
[0024]其中，所述第一晶体管和所述第三晶体管为P型晶体管，所述第二晶体管和所述第四晶体管为N型晶体管。
[0025]第二方面，本技术实施例还提供了一种包括呈阵列排布的多个本技术任一实施例所述的静态随机存储单元的静态随机存储器。
[0026]本技术实施例通过设置传输模块包括并联连接且沟道类型相反的两个晶体管，在传输低电平时，通过完全导通的N型晶体管传输数据；在传输高电平时，通过完全导通的P型晶体管传输数据。然而，在现有技术中，传输模块仅由一个N型晶体管构成，在传输高电平时，N型晶体管未完全导通，存在临限电压差，降低了传输数据的电位，无法将高电位原本的电位进行传输。与现有技术相比，本技术实施例有利于在传输高电平时保持高电平原有的电位，即使高电平的电压出现偏差，静态随机存储单元也能够准确识别和传输，从而有利于提高静态随机存储单元的读取及写入的容忍度。
附图说明
[0027]图1为本技术实施例提供的一种静态随机存储单元的电路示意图；
[0028]图2为本技术实施例提供的一种静态随机存储单元在读取数据时的原理示意图；
[0029]图3为本技术实施例提供的一种静态随机存储单元在写入数据时的原理示意图；
[0030]图4为本技术实施例提供的另一种静态随机存储单元在写入数据时的原理示意图
[0031]图5为本技术实施例提供的另一种静态随机存储单元的电路示意图；
[0032]图6为本技术实施例提供的又一种静态随机存储单元的电路示意图；
[0033]图7为本技术实施例提供的一种静态随机存储单元的版图示意图；
[0034]图8为本技术实施例提供的另一种静态随机存储单元的版图示意图；
[0035]图9为本技术实施例提供的又一种静态随机存储单元的版图示意图；
[0036]图10为本技术实施例提供的一种静态随机存储器的电路示意图。
具体实施方式
[0037]下面结合附图和实施例对本技术作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本技术，而非对本技术的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本技术相关的部分而非全部结构。
[0038]本技术实施例提供了一种静态随机存储单元。图1为本技术实施例提供的一种静态随机存储单元的电路示意图。参见图1，该静态随机存储单元100包括：锁存模块110、第一传输模块140和第二传输模块150。锁存模块110包括第一端120和第二端130；锁存模块110的第一端120与第二端130的电位相反。第一传输模块140连接于锁存模块110的第一端120和第一位线BL之间。第二传输模块150连接于锁存模块110的第二本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种静态随机存储单元，其特征在于，包括：锁存模块，包括第一端和第二端；所述锁存模块的第一端与第二端的电位相反；第一传输模块，连接于所述锁存模块的第一端和第一位线之间；第二传输模块，连接于所述锁存模块的第二端和第二位线之间；其中，所述第一传输模块和/或所述第二传输模块包括：并联连接且沟道类型相反的两个晶体管。2.根据权利要求1所述的静态随机存储单元，其特征在于，所述两个晶体管分别为N型晶体管和P型晶体管，所述N型晶体管的栅极与第一字线连接；所述P型晶体管的栅极与第二字线连接；所述第二字线的电位与所述第一字线的电位相反。3.根据权利要求2所述的静态随机存储单元，其特征在于，所述第一传输模块包括第一N型晶体管和第一P型晶体管，所述第一N型晶体管和所述第一P型晶体管并联连接；所述第二传输模块包括第二N型晶体管和第二P型晶体管，所述第二N型晶体管和所述第二P型晶体管并联连接。4.根据权利要求2所述的静态随机存储单元，其特征在于，还包括：半导体层，设置有第一半导体图案和第二半导体图案，所述第一半导体图案和所述第二半导体图案相邻设置；其中，所述第一半导体图案为所述N型晶体管的有源层，所述第二半导体图案为所述P型晶体管的有源层。5.根据权利要求4所述的静态随机存储单元，其特征在于，所述第一半导体图案和所述第二半导体图案沿同一方向延伸。6.根据权利要求4所述的静态随机存储单元，其特征在于，还包括：第一金属层，所述第一金属层包括多条第一金属连接线和多条第二金属连接线，所述第一金属连接线连接所述P型晶体管的第一极和所述N型晶体管的第一极；所述第二金属连接线连接所述P型晶体管的第二极、所述N型晶体管...

【专利技术属性】
技术研发人员：郑承恩，林本成，
申请(专利权)人：泉芯集成电路制造济南有限公司，
类型：新型
国别省市：