研磨用组合物、研磨用组合物的制造方法、研磨方法及半导体基板的制造方法技术

本发明专利技术涉及研磨用组合物、研磨用组合物的制造方法、研磨方法及半导体基板的制造方法。本发明专利技术的研磨用组合物为包含磨粒、添加剂、pH调节剂和分散介质的研磨用组合物，前述磨粒的zeta电位为负，前述添加剂为具有叔氮原子的桥连二环式化合物，前述添加剂的含量相对于研磨用组合物总质量大于0质量％且小于0.5质量％，所述研磨用组合物的pH小于5。所述研磨用组合物的pH小于5。

【技术实现步骤摘要】
研磨用组合物、研磨用组合物的制造方法、研磨方法及半导体基板的制造方法


[0001]本专利技术涉及研磨用组合物、研磨用组合物的制造方法、研磨方法及半导体基板的制造方法。

技术介绍

[0002]近年来，随着半导体基板表面的多层布线化，在制造装置时，利用研磨半导体基板而进行平坦化的所谓的化学机械研磨(Chemical Mechanical Polishing；CMP)技术。CMP是使用包含二氧化硅、氧化铝、氧化铈等磨粒、防腐蚀剂、表面活性剂等的研磨用组合物(浆料)，对半导体基板等研磨对象物(被研磨物)的表面进行平坦化的方法，研磨对象物(被研磨物)为硅、多晶硅、硅氧化膜(氧化硅)、硅氮化物、由金属等形成的布线、插塞等。
[0003]例如，作为对设置在具备分离区域的硅基板上的多晶硅膜进行研磨的技术，日本特开2007
‑
103515号公报(相当于美国专利申请公开2007/077764号说明书、韩国专利申请公开2007/0037409号说明书、中国专利申请公开1939663号说明书及中国台湾专利申请公开200725721号说明书)中公开了一种研磨方法，其具备：使用含有磨粒、碱、水溶性高分子和水的预研磨用组合物进行预研磨的工序；以及使用含有磨粒、碱、水溶性高分子和水的精研磨用组合物进行精研磨的工序。(现有技术文献)

技术实现思路

[0004]专利技术要解决的问题
[0005]最近，作为半导体基板，开始使用包含掺杂有杂质的多晶硅(polysilicon)的基板，产生了对该基板进行研磨的全新要求。对于这样的要求，以往没有进行过任何研究。
[0006]因此本专利技术的目的在于，提供能够以高研磨速度对包含掺杂有p型杂质的多晶硅的研磨对象物进行研磨的方法。
[0007]用于解决问题的方案
[0008]为了解决上述的全新课题，本专利技术人等反复进行深入研究。结果发现：通过如下的研磨用组合物可以解决上述课题，从而完成了本专利技术，所述研磨用组合物是包含磨粒、添加剂、pH调节剂和分散介质的研磨用组合物，前述磨粒的zeta电位为负，前述添加剂为具有叔氮原子的桥连二环式化合物，前述添加剂的含量相对于研磨用组合物总质量大于0质量％且小于0.5质量％，所述研磨用组合物的pH小于5。
具体实施方式
[0009]以下，对本专利技术的实施的方式进行说明。需要说明的是，本专利技术并不限定于以下的实施方式。
[0010]本说明书中，若无特别说明，则操作及物性等的测定以室温(20℃以上且25℃以下)/相对湿度40％RH以上且50％RH以下的条件进行。
[0011]本专利技术是用于对包含掺杂有p型杂质的多晶硅的研磨对象物进行研磨的研磨用组合物，是包含磨粒、pH调节剂、添加剂和分散介质的研磨用组合物，前述磨粒的zeta电位为负，前述添加剂为具有叔氮原子的桥连二环式化合物，前述添加剂的含量相对于研磨用组合物总质量大于0质量％且小于0.5质量％，所述研磨用组合物的pH小于5。具有这样的构成的本专利技术的研磨用组合物能够以高研磨速度对包含掺杂有p型杂质的多晶硅的研磨对象物进行研磨。
[0012]得到像这样的效果的机制可以认为如下。但是，下述机制仅为推测，本专利技术的范围不限定于这些。本专利技术的研磨用组合物中，包含具有叔氮原子的桥连二环式化合物作为添加剂。叔氮原子上存在的非共用电子对具有亲核性。因此，使用具有亲核性的化合物作为添加剂。另外，认为桥连二环式化合物中包含的叔氮原子在非共用电子对附近的空间位阻小，由此亲核性提高。例如，可以认为：在掺杂有硼(B)的多晶硅的膜表面形成B
‑
Si键，通过该键，研磨对象物的膜表面的研磨被抑制。此处，叔氮原子所具有的非共用电子对与研磨对象物的膜表面上的B原子发生亲核，由此使膜表面中形成的B
‑
Si键距离伸长、或将B
‑
Si键切断。由此，研磨对象物的膜表面(即，研磨面)脆化，利用磨粒的刮削变得容易。即，作为研磨用组合物的一个成分而包含的具有叔氮原子的桥连二环式化合物作用于在研磨对象物的膜表面形成的化学键，由此，研磨用组合物中包含的磨粒变得容易对研磨面进行机械刮削，可以实现高效的研磨。
[0013][研磨对象物][0014]本专利技术的研磨对象物包含掺杂有p型杂质的多晶硅(polysilicon)。即，本专利技术的研磨对象物用于对包含掺杂有p型杂质的多晶硅的研磨对象物进行研磨的用途。
[0015]作为多晶硅中掺杂的p型杂质的例子，可举出硼(B)、铝(Al)、镓(Ga)、铟(In)等第13族元素。
[0016]多晶硅中掺杂的p型杂质的含量(掺杂量)的下限没有特别限制，相对于多晶硅与杂质的总计100原子％，优选为2.5原子％以上，更优选为5原子％以上。另外，多晶硅中掺杂的p型杂质的含量(掺杂量)的上限没有特别限制，相对于多晶硅与杂质的总计100原子％，优选为20原子％以下，更优选为15原子％以下。需要说明的是，对于多晶硅中掺杂的p型杂质的含量，使用多功能扫描X射线光电子能谱装置(XPS)，通过后述的实施例记载的方法算出。
[0017]本专利技术的研磨对象物除掺杂有p型杂质的多晶硅(polysilicon)以外，也可包含其他材料。作为其他材料的例子，可举出氮化硅、碳氮化硅(SiCN)、氧化硅、非掺杂多晶硅(undope polysilicon)、非掺杂非晶硅(undope amorphous silicon)、金属、SiGe等。
[0018]作为包含氧化硅的研磨对象物的例子，可举出例如使用原硅酸四乙酯作为前体生成的TEOS型氧化硅面(以下，也简称为“TEOS”)、HDP膜、USG膜、PSG膜、BPSG膜、RTO膜等。
[0019]作为上述金属，可举出例如钨、铜、铝、钴、铪、镍、金、银、铂、钯、铑、钌、铱、锇等。
[0020][研磨用组合物][0021][磨粒][0022]本专利技术的研磨用组合物包含磨粒。本专利技术的研磨用组合物中，磨粒具有负(minus)的zeta电位。此处，“zeta(ζ)电位”是指彼此接触的固体与液体进行相对运动时，在两者的界面产生的电位差。
[0023]本专利技术的研磨用组合物中，磨粒的zeta电位优选为
‑
60mV以上且
‑
5mV以下，更优选为
‑
50mV以上且
‑
10mV以下，进一步优选为
‑
45mV以上且
‑
15mV以下，特别优选为
‑
40mV以上且
‑
15mV以下。磨粒通过具有这样的范围的zeta电位，可以使研磨速度更为提高。
[0024]此处，对于研磨用组合物中的磨粒的zeta电位而言，将研磨用组合物的稀释液供于Spectris公司Malvern
·
Panametrics事业部制zetasizer
‑
nano，在测定温度25℃下使用毛细管池(capillary cell)，用激光多普勒法(电泳光散射测定法)本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种研磨用组合物，其包含磨粒、添加剂、pH调节剂和分散介质，所述磨粒的zeta电位为负，所述添加剂为具有叔氮原子的桥连二环式化合物，所述添加剂的含量相对于研磨用组合物总质量大于0质量％且小于0.5质量％，所述研磨用组合物的pH小于5。2.根据权利要求1所述的研磨用组合物，其中，所述添加剂为具有叔氮原子作为成环原子、且碳数6～12的氮杂双环化合物。3.根据权利要求1所述的研磨用组合物，其中，所述添加剂为下述结构式(1)所示的化合物：式(1)中，X分别独立地为氮原子或CH，Y为
‑
NH
‑
、
‑
NR1‑
或
‑
R2‑
，此时，R1为取代或非取代的碳数1～3的烷基，R2为取代或非取代的碳数1～3的亚烷基，n及m分别独立地为0～2的整...

【专利技术属性】
技术研发人员：石黑创之介，大西正悟，
申请(专利权)人：福吉米株式会社，
类型：发明
国别省市：