一种熔丝修调电路及设备制造技术

本发明专利技术提供一种熔丝修调电路及设备所述熔丝修调电路包括m个熔丝组和与m个熔丝组对应的m个输出线，m个熔丝组中的任意一个熔丝组至少包括一个熔丝，m个熔丝组中的任意一个熔丝组中的每个熔丝与m个输出线中的对应一个输出线连接；m个熔丝组中的每个熔丝组中的熔丝的数量最大值为n；熔丝修调电路还具有与最大值n对应的n个页选择寄存器，m个熔丝组中的每个熔丝组中的熔丝均连接不同的一个页选择寄存器；熔丝电路中的m个输出线中的每个输出线均连接一个位选单元；每个位选单元均连接一个偏置结构；熔丝电路中的每个页选择寄存器均连接一个字选单元。本发明专利技术不需要增加额外复杂的工艺版次，也有效的减少了面积的需求，直接读出修调的参数值。出修调的参数值。出修调的参数值。

【技术实现步骤摘要】
一种熔丝修调电路及设备


[0001]本专利技术涉及集成电路领域，特别是一种熔丝修调电路及设备。

技术介绍

[0002]集成电路中熔丝是一种常见的修调电压、电流、固定编码的方式。这种在集成电路制造完成之后进行二次开发的技术以其实现方式简单、直观化高等特点，在集成电路修调中占据重要地位。然而，随着集成电路制造线度的缩小，芯片的整体面积缩小，熔丝修调占用面积的弊端逐步显现，特别是在一些PAD limited(芯片的core面积太小，而芯片需要的管脚太多，导致一个功能很小的芯片却用了非常大的硅片面积，这种因为芯片的管脚太多，超出规划预期的，叫Pad Limited)的芯片中，这一问题显得特别突出。当然，随着制造工艺的提升，新的的工艺中提供了更多的熔丝修调方案，比如像EEROM比特单元修调、编程EFUSE等方式。这些方式要么增加工艺版次，要么增加芯片面积，在烧录的时候非直观化，增加了设计的复杂度。

技术实现思路

[0003]本专利技术提供了一种熔丝修调电路及设备，不需要增加额外复杂的工艺版次，也有效的减少了面积的需求，可直接读出修调的参数值。
[0004]一种熔丝修调电路，所述熔丝修调电路包括m个熔丝组和与m个熔丝组对应的m个输出线，所述m个熔丝组中的任意一个熔丝组至少包括一个熔丝，所述m个熔丝组中的任意一个熔丝组中的每个熔丝与所述m个输出线中的对应一个输出线连接；
[0005]所述m个熔丝组中的每个熔丝组中的熔丝的数量最大值为n；
[0006]所述熔丝修调电路还具有与所述最大值n对应的n个页选择寄存器，所述m个熔丝组中的每个熔丝组中的熔丝均连接不同的一个页选择寄存器；
[0007]所述熔丝电路中的m个输出线中的每个输出线均连接一个位选单元；
[0008]所述每个位选单元均连接一个偏置结构；
[0009]所述熔丝修调电路中的每个页选择寄存器均连接一个字选单元；
[0010]所述m为大于1的整数，所述n为不小于1的整数。
[0011]优选的，所述m个熔丝组中的每个熔丝组中的熔丝依次由小至大具有编号，且所述m个熔丝组中包括最多熔丝数量的最大编号值为n；
[0012]所述n个页选择寄存器为n个依次由小至大进行编号的页选择寄存器；以及
[0013]所述m个熔丝组中的每个熔丝组中具有相同编号的熔丝与编号相同的对应的一个页选择寄存器连接。
[0014]优选的，所述m个熔丝组中的每个熔丝组中的熔丝依次由小至大从1开始编号。
[0015]优选的，所述m个熔丝组中的任意一个熔丝组均具有相同数量的熔丝。
[0016]一种设备，该设备包括如以上所述的熔丝修复电路。
[0017]本专利技术通过增加一定的时序逻辑控制，实现熔丝主体结构复用，并且通过时分复
用的方式可读出修调的参数值。本专利技术不需要增加额外复杂的工艺版次，也有效的减少了面积的需求，提供了集成电路参数修调的直观解决方法，尤其对固定编码或电压等非连续性参数效果显著。
附图说明
[0018]为了更清楚地说明本专利技术实施例的技术方案，下面将对实施例描述所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0019]图1为一实施例的电路结构示意图；
[0020]图2为一实施例烧写时序示意图；
[0021]图3为一实施例读出时序示意图。
具体实施方式
[0022]为了使本
的人员更好地理解本申请方案，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分的实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本申请保护的范围。
[0023]为使本专利技术实施例的目的、技术方案和优点更加清楚，下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本专利技术一部分实施例，而不是全部的实施例。
[0024]结合图1所示，本实施例提供了一种熔丝电路，所述熔丝电路包括m个熔丝组和与m个熔丝组对应的m个输出线，所述m个熔丝组中的任意一个熔丝组至少包括一个熔丝，所述m个熔丝组中的任意一个熔丝组中的每个熔丝与所述m个输出线中的对应一个输出线连接，所述m为大于1的整数。
[0025]通过对输出线和熔丝施加烧写电容能量，能够使熔丝链接或断开，具体而言，通过对烧写的时序逻辑控制，可以实现熔丝主体结构的复用。
[0026]本实施例的另一实现方式中，所述m个熔丝组中的每个熔丝组中的熔丝的数量最大值为n；
[0027]所述熔丝电路还具有与所述最大值n对应的n个页选择寄存器；
[0028]所述m个熔丝组中的每个熔丝组中的熔丝均连接不同的一个页选择寄存器；
[0029]所述n为不小于1的整数。
[0030]本实施例的另一实现方式中，为了更好的将熔丝与页选择寄存器进行对应，所述m个熔丝组中的每个熔丝组中的熔丝依次由小至大具有编号，且所述m个熔丝组中包括最多熔丝数量的最大编号值为n；
[0031]所述n个页选择寄存器为n个依次由小至大进行编号的页选择寄存器；以及
[0032]所述m个熔丝组中的每个熔丝组中具有相同编号的熔丝与编号相同的对应的一个页选择寄存器连接。
[0033]其中，所述m个熔丝组中的每个熔丝组中的熔丝可以依次由小至大从1开始编号。
[0034]以上可以理解，采用编码的方式可以更为方便的采用时序逻辑对电路进行控制。当然，本实施例采用的编码方式并非唯一，还可以采用其他实现方式，本实施例不作进一步描述，本实施例在此不作为单一的限定，而在于有本领域的技术人员对本实施例深入理解。
[0035]除此之外，可以理解的是，m个熔丝组中的任意一个熔丝组均可以具有相同数量的熔丝。这种方式对熔丝的链接或断开进行控制，由于数量相同，在程序编写以及时序控制上，均会更为便捷。
[0036]本实施例还提供了一种熔丝修调电路，所述熔丝修调电路包括如以上所述的熔丝电路。
[0037]本实施例中，所述熔丝电路中的m个输出线中的每个输出线均连接一个位选单元。
[0038]本实施例中，每个所述位选单元均连接一个偏置结构。
[0039]本实施例中，所述熔丝电路中的每个页选择寄存器均连接一个字选单元。
[0040]本实施例还提供了一种设备，该设备包括如以上所述的熔丝电路，或者该设备包括如以上所述的熔丝修复电路。
[0041]如图1所示，其示例了一种最优的电路示意图，m个的熔丝组，每个均具有n个熔丝fuse1......fusen。
[0042]m个输出线依次为out[1]......out[m]。
[0043]输出线out[1]连接第一个熔丝组中的熔丝f本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种熔丝修调电路，其特征在于：所述熔丝修调电路包括m个熔丝组和与m个熔丝组对应的m个输出线，所述m个熔丝组中的任意一个熔丝组至少包括一个熔丝，所述m个熔丝组中的任意一个熔丝组中的每个熔丝与所述m个输出线中的对应一个输出线连接；所述m个熔丝组中的每个熔丝组中的熔丝的数量最大值为n；所述熔丝修调电路还具有与所述最大值n对应的n个页选择寄存器，所述m个熔丝组中的每个熔丝组中的熔丝均连接不同的一个页选择寄存器；所述熔丝电路中的m个输出线中的每个输出线均连接一个位选单元；所述每个位选单元均连接一个偏置结构；所述熔丝电路中的每个页选择寄存器均连接一个字选单元；所述m为大于1的整数，所述n为不小于1的整数。2.根据权利要求1所述的熔丝修调电路，其...

【专利技术属性】
技术研发人员：张永刚，李彦铭，陶永斌，马冉冉，赵先锋，
申请(专利权)人：无锡盛景微电子股份有限公司，
类型：发明
国别省市：