交织方法、交织器及存储介质技术

本发明专利技术实施例公开了一种交织方法、交织器及存储介质，应用于通信技术领域，可以解决目前的交织方法需要的存储器的存储空间较大，对存储器硬件的要求较高的问题。该方法包括：根据目标序列长度，确定Polar编码核的输出比特按照等腰直角三角形交织方式写入时每一列的比特数，目标序列长度为Polar编码核的输出比特通过速率匹配后的比特序列长度；根据每一列的比特数以及交织总行数，确定Polar编码核的输出比特进行比特交织后的输出比特序号，交织总行数为等腰直角三角形交织方式所对应的总行数。行数。行数。

【技术实现步骤摘要】
交织方法、交织器及存储介质


[0001]本专利技术实施例涉及通信
，尤其涉及一种交织方法、交织器及存储介质。

技术介绍

[0002]极化码(即Polar码)是一种高性能的信道编码方法，在3GPP协议38.212中被确定为5G新无线(New Radio，NR)上下行控制信道的编码方案。Polar码利用比特交织能够显著提高信道编码性能的技术，通过调整编码输出序列比特的顺序，能够有效降低信道突发错误对于译码性能的影响。
[0003]3GPP协议38.212中规定上行Polar码的编码输出序列采用等腰直角三角形交织方法，即将速率匹配后的编码比特序列按行写入一个等腰直角三角形交织器，然后按列将编码比特序列读出。例如，Polar编码核输出的编码比特序列的长度最大可以为1024，假设速率匹配之后的编码比特序列长度为8192，实际中需要采用矩形存储器实现等腰直角三角形交织，为了满足最大8192比特编码序列的交织，该矩形存储器的大小至少为8192*2＝16384比特，该交织方法需要的存储器的存储空间较大，对存储器硬件的要求较高。

技术实现思路

[0004]本专利技术实施例提供一种交织方法、交织器及存储介质，用以解决现有技术中目前的交织方法需要的存储器的存储空间较大，对存储器硬件的要求较高的问题。
[0005]为了解决上述技术问题，本专利技术实施例是这样实现的：
[0006]第一方面，提供一种交织方法，包括：
[0007]根据目标序列长度，确定Polar编码核的输出比特按照等腰直角三角形交织方式写入时每一列的比特数，目标序列长度为Polar编码核的输出比特通过速率匹配后的比特序列长度；
[0008]根据每一列的比特数以及交织总行数，确定Polar编码核的输出比特进行比特交织后的输出比特序号，交织总行数为等腰直角三角形交织方式所对应的总行数。
[0009]第二方面，提供一种交织器，包括：处理器、存储器及存储在存储器上并可在处理器上运行的计算机程序，计算机程序被处理器执行时实现如第一方面的基于Polar编解码的交织方法。
[0010]第三方面，提供一种交织器，包括：
[0011]2n
个寄存器，用于缓存Polar编码核的输出比特，2
n
是根据Polar编码核的输出比特的序列长度确定的；
[0012]2p
个选1的MUX，每个选1的MUX的连接2
n
个寄存器中的个寄存器，2
p
个选1的MUX用于从2
n
个寄存器中选择Polar编码核的输出比特中的2
p
个比特，将2
p
个比特，进行2
p
路并行输出。
[0013]第四方面，提供一种交织器，包括：
[0014]处理模块，用于根据目标序列长度，确定Polar编码核的输出比特按照等腰直角三
角形交织方式写入时每一列的比特数，目标序列长度为Polar编码核的输出比特通过速率匹配后的比特序列长度；
[0015]根据每一列的比特数以及交织总行数，确定Polar编码核的输出比特进行比特交织后的输出比特序号，交织总行数为等腰直角三角形交织方式所对应的总行数。
[0016]第五方面，提供一种计算机可读存储介质，包括：计算机可读存储介质上存储计算机程序，计算机程序被处理器执行时实现如第一方面的基于Polar编解码的交织方法。
[0017]第六方面，提供一种计算程序产品，该计算机程序产品存储有计算机程序，计算机程序被处理器执行时实现如第一方面的交织方法。
[0018]第七方面，提供一种芯片，芯片与通信设备中的存储器耦合，使得芯片在运行时调用存储器中存储的程序指令，实现如上述第一方面的交织方法。
[0019]第八方面，提供一种通信设备，包括：以下中的一种交织器：
[0020]如上述第二方面的交织器；
[0021]如上述第三方面的交织器；
[0022]如上述第四方面的交织器。
[0023]在本专利技术实施例中，根据目标序列长度，确定Polar编码核的输出比特按照等腰直角三角形交织方式写入时每一列的比特数，目标序列长度为Polar编码核的输出比特通过速率匹配后的比特序列长度；根据每一列的比特数以及交织总行数，确定Polar编码核的输出比特进行比特交织后的输出比特序号，交织总行数为等腰直角三角形交织方式所对应的总行数。通过该方案，由于可以根据已知的目标序列长度，确定出每一列的比特数以及交织总行数，从而确定出比特交织后的输出比特序号，如此无需将Polar编码核的输出比特写入实体的等腰直角三角形交织器，而是可以通过计算过程模拟该等腰直角三角形交织方法，这样可以通过计算Polar编码核的输出比特进行比特交织后的输出比特序号，通过虚拟交织方法，实现与现有技术同样的等腰直角三角形交织效果，并且这样的方法由于不需要实体的等腰直角三角形交织器，因此只需缓存Polar编码核的输出比特，例如，Polar编码核的输出比特为1024，那么仅需要1024比特的寄存器就可以实现缓存Polar编码核的输出比特，从而该交织方法可以减少对存储器的存储空间的要求，降低对于存储器硬件的要求。
附图说明
[0024]图1为本专利技术实施例提供的一种无线通信系统之中的基本工作流程示意图；
[0025]图2为本专利技术实施例提供的一种Polar编码流程的示意图；
[0026]图3为本专利技术实施例提供的一种等腰直角三角形交织器的示意图；
[0027]图4为本专利技术实施例提供的一种虚拟交织方法示意图一；
[0028]图5为本专利技术实施例提供的一种虚拟交织方法示意图二；
[0029]图6为本专利技术实施例提供的一种交织方法的流程示意图一；
[0030]图7为本专利技术实施例提供的一种交织方法的流程示意图二；
[0031]图8为本专利技术实施例提供的一种输出比特序号和对应累加值的状态转换示意图一；
[0032]图9为本专利技术实施例提供的一种针对2
p
＝16，m＝2时的交织器的硬件结构示意图；
[0033]图10为本专利技术实施例提供的一种输出比特序号和对应累加值的状态转换示意图
二；
[0034]图11为本专利技术实施例提供的一种交织器的结构示意图；
[0035]图12为本专利技术实施例提供的一种交织器的硬件结构示意图一；
[0036]图13A为本专利技术实施例提供的一种交织器的硬件结构示意图二；
[0037]图13B为本专利技术实施例提供的一种交织器的硬件结构示意图三；
[0038]图13C为本专利技术实施例提供的一种交织器的硬件结构示意图四。
具体实施方式
[0039]下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种交织方法，其特征在于，包括：根据目标序列长度，确定Polar编码核的输出比特按照等腰直角三角形交织方式写入时每一列的比特数，所述目标序列长度为所述Polar编码核的输出比特通过速率匹配后的比特序列长度；根据所述每一列的比特数以及交织总行数，确定所述Polar编码核的输出比特进行比特交织后的输出比特序号，所述交织总行数为所述等腰直角三角形交织方式对应的总行数。2.根据权利要求1所述的方法，其特征在于，所述根据目标序列长度，确定Polar编码核的输出比特按照等腰直角三角形交织方式写入时每一列的比特数，包括：根据目标序列长度，确定所述交织总行数；根据所述目标序列长度，确定剩余行数；所述剩余行数为所述交织总行数与写入行数的差值，所述写入行数为所述Polar编码核的输出比特按照所述等腰直角三角形交织方式写入时占用的行数；根据所述目标序列长度、所述交织总行数和所述剩余行数，确定每一列的比特数。3.根据权利要求2所述的方法，其特征在于，所述根据目标序列长度，确定所述交织总行数，包括：根据所述目标序列长度与公式一，确定所述交织总行数；所述公式一为：其中，E表示所述目标序列长度，T表示交织总行数。4.根据权利要求3所述的方法，其特征在于，所述根据所述目标序列长度，确定剩余行数，包括：根据所述目标序列长度、所述交织总行数与公式二，确定所述剩余行数；所述公式二为：其中，E表示所述目标序列长度，T表示所述交织总行数，T
′
表示所述剩余行数。5.根据权利要求2所述的方法，其特征在于，所述根据所述目标序列长度、所述交织总行数和所述剩余行数，确定每一列的比特数，包括：令当l<M时，当M≤l<T
′
时，当l≥T
′
时，其中，E表示所述目标序列长度，T表示所述交织总行数，T
′
表示所述剩余行数、表示第l列的比特数。6.根据权利要求1所述的方法，其特征在于，所述根据所述每一列的比特数以及所述交织总行数，确定所述Polar编码核的输出比特进行比特交织后的输出比特序号，包括：对于第l列的所述Polar编码核的输出比特，l＝0,1,
…
,T
‑
1，T表示所述交织总行数；在r＝0时，第j个输出比特的输出比特序号为当前列的编号l；在r≥1时，所述第j个输出比特的输出比特序号为第j
‑
1个输出比特的输出比特序号与
目标累加值的和，所述目标累加值为所述T与r
‑
1的差值；其中，r表示第l列的第几个比特数，l＝0时，j＝r；l≥1时，7.根据权利要求1至6任一项所述的方法，其特征在于，所述方法还包括：通过2
n
个寄存器缓存所述Polar编码核的输出比特；其中，2
n
根据所述Polar编码核的输出比特的序列长度确定，n为大于或等于1的整数。8.根据权利要求7所述的方法，其特征在于，所述方法还包括：根据所述输出比特序号，对所述Polar编码核的输出比特，进行2
p
路并行输出；其中，p为大于或等于0的整数。9.根据权利要求7所述的方法，其特征在于，所述根据所述输出比特序号，对所述Polar编码核的输出比特，进行2
p
路并行输出，包括：根据所述输出比特序号，通过2
p
个选1的MUX，从所述2
n
个寄存器中选择所述Polar编码核的输出比特中的2
p
个比特；将所述2
p
个比特，进行2
p
路并行输出；其中，通过一个选1的MUX从所述2
n
个寄存器中选择一个比特，其中，2m≤2
p
，且m＝2
w
,w大于或等于0。10.根据权利要求9所述的方法，其特征在于，所述根据所述输出比特序号，通过2
p
个选1的MUX，从所述2
n
个寄存器中选择所述Polar编码核的输出比特中的2
p
个比特，包括：根据所述输出比特序号，通过所述2
p
个选1的MUX，以及(10
‑
log2m)2

【专利技术属性】
技术研发人员：刘福良，房旭，张丽君，张汇洋，
申请(专利权)人：OPPO广东移动通信有限公司，
类型：发明
国别省市：