存储器器件、半导体存储器结构及其形成方法技术

一种存储器器件包括多个存储器单元。该多个存储器单元中的第一存储器单元包括第一写入晶体管，该第一写入晶体管包括第一写入栅极、第一写入源极和第一写入漏极。第一读取晶体管包括第一读取栅极、第一读取源极、第一读取漏极以及将第一读取源极与第一读取漏极分离的第一体区。第一读取源极耦合至第一写入源极。第一电容器，具有耦合至第一写入漏极的第一上电容器板和耦合至第一读取晶体管的第一体区的第一下电容器板。本发明专利技术的实施例还公开了半导体存储器结构及其形成方法。了半导体存储器结构及其形成方法。了半导体存储器结构及其形成方法。

【技术实现步骤摘要】
存储器器件、半导体存储器结构及其形成方法


[0001]本专利技术的实施例涉及存储器器件、半导体存储器结构及其形成方法。

技术介绍

[0002]半导体存储器是一种电子数据存储器器件，通常用作计算机存储器并在基于半导体的集成电路上实现。半导体存储器采用许多不同的类型和技术制造。半导体存储器的访问时间比其他类型的数据存储技术要快得多。例如，一个字节的数据通常可在几纳秒内写入至或半导体存储器从半导体存储器读取，而旋转诸如硬盘等存储装置的访问时间则在毫秒范围内。由于这些原因，除其他用途外，半导体存储器用作计算机存储器的主要存储机制，以保存计算机当前正在处理的数据。

技术实现思路

[0003]根据本专利技术实施例的一个方面，提供了一种存储器器件，包括多个存储器单元，其中，多个存储器单元中的第一存储器单元包括：第一写入晶体管，包括第一写入栅极、第一写入源极和第一写入漏极；以及第一读取晶体管，包括第一读取栅极、第一读取源极、第一读取漏极以及将第一读取源极与第一读取漏极分离的第一体区，其中，第一读取源极耦合至第一写入源极；以及第一电容器，具有耦合至第一写入漏极的第一上电容器板和耦合至第一读取晶体管的第一体区的第一下电容器板。
[0004]根据本专利技术实施例的另一个方面，提供了一种半导体存储器结构，包括：半导体衬底；第一体区，布置在半导体衬底的上表面上方；第一写入字线，沿着第一体区的第一侧延伸，第一写入字线通过第一写入字线栅极电介质与第一体区的第一侧分离；第一读取位线，沿着第一体区的与第一侧相对的第二侧延伸并耦合至第一体区；第一写入位线，布置在半导体衬底的上表面与第一体区的下表面之间，并布置在第一写入字线与第一读取位线之间；第一读取字线，布置在半导体衬底的上表面与第一体区的下表面之间，并布置在第一写入位线与第一读取位线之间，第一读取字线通过第一读取字线栅极电介质与第一体区的下表面分离；以及第一电容元件，布置在第一体区的上表面上方并布置在第一写入字线与第一读取位线之间，第一电容元件被配置为选择性地存储对应于第一体区上的变化的数据状态的变化的电荷电平。
[0005]根据本专利技术实施例的又一个方面，提供了一种形成半导体存储器结构的方法，包括：形成堆叠在彼此上方并堆叠在半导体衬底上方的多个存储器堆叠件；执行蚀刻以将存储器堆叠件图案化为多列存储器堆叠件结构，其中，读取位线(RBL)沟槽和写入字线(WWL)沟槽位于多列存储器堆叠件结构的列的相对侧上，以将多列存储器堆叠件结构彼此分离；执行第一横向蚀刻以从每个存储器堆叠件结构除去最外导电区，从而在每个存储器堆叠件结构的侧壁中形成第一凹槽；以及用介电材料填充RBL沟槽、WWL沟槽和第一凹槽；以及重新打开RBL沟槽，同时使WWL沟槽填充有介电材料。
附图说明
[0006]当与附图一起阅读时，根据以下详细描述可最好地理解本专利技术的各方面。应注意，根据行业中的标准实践，各种部件未按比例绘制。实际上，为论述清楚，各种部件的尺寸可任意增加或减少。
[0007]图1描绘两个晶体管存储器单元的一些实施例的示意图。
[0008]图2描绘布置在半导体衬底上方的存储器单元的一些实施例的截面图并与图1的示意图一致。
[0009]图3描绘包括八个双晶体管存储器单元的阵列的一些实施例的示意图。
[0010]图4描绘与图3的示意图一致的布置在半导体衬底上方的八个双晶体管存储器单元的一些实施例的截面图。
[0011]图5描绘包括十六个双晶体管存储器单元的阵列的一些实施例的示意图。
[0012]图6至图8描绘与图5的示意图一致的双晶体管存储器单元的阵列的一些实施例的截面图和各种透视截面图。
[0013]图9至图29描绘共同描绘用于制造存储器器件的制造流程的一系列截面和透视图。
[0014]图30描绘根据一些实施例的描绘制造流程的流程图。
具体实施方式
[0015]本专利技术提供了许多不同实施例或实例，用于实现本专利技术的不同部件。以下将描述元件和布置的特定实例以简化本专利技术。当然，这些仅仅是实例，并非旨在限制本专利技术。例如，在以下描述中，在第二部件上方或上形成第一部件可包括第一部件与第二部件直接接触的实施例，也可包括形成在第一部件与第二部件之间的附加部件使得第一部件与第二部件不直接接触的实施例。此外，本专利技术可在各个实例中重复参考标号和/或字符。这种重复是为了简化和清楚的目的，并且其本身不指示所论述的各个实施例和/或配置之间的关系。
[0016]而且，为了便于描述，在此可以使用诸如“在
…
之下”、“在
…
下方”、“下部”、“在
…
之上”、“上部”等空间相对术语，以描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。空间相对术语旨在涵盖除附图中描绘的方向之外的在使用或操作中的器件的不同方向。可以以其它方式对装置进行取向(旋转90度或处于其它取向)，而且可以相应地解释其中所使用的空间相关描述符。
[0017]图1示出根据一些实施例的存储器单元100的实例示意图。存储器单元100包括两个晶体管(即写入晶体管102和读取晶体管104)以及电容器106，它们如图所示而可操作地耦合。更具体地，写入晶体管102包括写入栅极(G1)、写入源极(S1)、写入漏极(D1)以及将写入源极(S1)与写入漏极(D1)分离的写入体区(B1)。读取晶体管104包括读取栅极(G2)、读取源极(S2)、读取漏极(D2)以及将读取源极(S2)与读取漏极(D2)分离的读取体区(B2)。读取源极(S2)耦合至写入源极(S1)，两者均耦合至写入位线(WBL)108。电容器106具有耦合至写入漏极(D1)的上电容器极板(C1)和耦合至读取晶体管104的体区(B2)的下电容器极板(C2)。电容器电介质(Cox)将上电容器板(C1)与下电容器板(C2)分离。应了解，本文所使用的“源极”和“漏极”的命名约定在某种程度上是任意的，并且这些术语可在其他实施例中互换和/或可替代地被称为源极/漏极区。
[0018]写入字线(WWL)110耦合至写入栅极(G1)。写入偏置电路112耦合至写入位线WBL 108和写入字线WWL 110。写入偏置电路112被配置为在电容器106上写入/存储各种预定量的电荷，其中，预定量的存储电荷将读取晶体管104的电压阈值布置为对应于至少两个预定数据状态中的一个。读取字线(RWL)114耦合至读取栅极(G2)，并且读取位线(RBL)116耦合至读取漏极(D2)。读取电路118耦合至RWL 114和RBL 116。读取电路118被配置为通过确定由存储在第一电容器106上的电荷量设置的电压阈值是大于还是小于预定电压阈值来确定存储在存储器单元100中的数据状态。
[0019]在一些实施例中(参见下表1)，存储器单元100、写入偏置电路112和读取电路118可被配置使得处于“0”数据状态或“1”数据状态下的单位数据存储在存储器单元100中。在其他实施例中(参见下表2)，存储器单元100、写入偏置电路112和本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种存储器器件，包括多个存储器单元，其中，所述多个存储器单元中的第一存储器单元包括：第一写入晶体管，包括第一写入栅极、第一写入源极和第一写入漏极；以及第一读取晶体管，包括第一读取栅极、第一读取源极、第一读取漏极以及将所述第一读取源极与所述第一读取漏极分离的第一体区，其中，所述第一读取源极耦合至所述第一写入源极；以及第一电容器，具有耦合至所述第一写入漏极的第一上电容器板和耦合至所述第一读取晶体管的所述第一体区的第一下电容器板。2.根据权利要求1所述的存储器器件，还包括：第一写入字线，耦合至所述第一写入栅极；写入位线，耦合至所述第一写入源极和所述第一读取源极；写入偏置电路，耦合至所述第一写入字线和所述写入位线，所述写入偏置电路被配置为布置存储在所述第一电容器上的电荷量，其中，所述所存储的电荷量将所述第一读取晶体管的电压阈值布置为对应于至少两个预定数据状态中的一个。3.根据权利要求2所述的存储器器件，还包括：读取字线，耦合至所述第一读取栅极；读取位线，耦合至所述第一读取漏极；读取偏置电路，耦合至所述第一读取漏极，所述读取偏置电路被配置为通过确定由存储在所述第一电容器上的所述电荷量设置的电压阈值是大于还是小于预定电压阈值而确定存储在所述第一存储器单元中的数据状态。4.根据权利要求3所述的存储器器件，其中，所述第一写入字线和所述第一读取位线从上面布置有所述多个存储器单元的半导体衬底的上表面向上彼此平行地延伸，并且其中，所述第一写入字线与所述第一读取位线相对于彼此布置在第一存储器单元的相对侧上。5.根据权利要求1所述的存储器器件，其中，所述多个存储器单元中的第二存储器单元在所述第一存储器单元旁边布置，并包括：第二写入晶体管，包括第二写入栅极、第二写入源极和第二写入漏极；以及第二读取晶体管，包括第二读取栅极、第二读取源极、第二读取漏极以及将所述第二读取源极与所述第二读取漏极分离的第二体区，其中，所述第二读取源极耦合至所述第二写入源极；第二电容器，具有耦合至所述第二写入漏极的第二上电容器板和耦合至所述第二读取晶体管的所述第二体区的第二下电容器板；以及第一写入字线，在所述第一存储器单元与所述第二存储器单元之间延伸，所述第一写入字线耦合至所述第一写入栅极和所述第二写入栅极，并且所述第一和第二存储器单元是关于所述第一写入字线的彼此的镜像。6.根据权利要求1所述的存储器器件，其中，所述多个存储器单元中的第二存储器单元在所述第一存储器单元上方布置，并包括：第二写入晶体管，包括第二写入栅极、第二写入...

【专利技术属性】
技术研发人员：姜慧如，林仲德，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：