数字时域均衡实验设备制造技术

本实用新型专利技术提供现代通信原理教学实验中数字时域均衡的实验设备以及实验模块。本实用新型专利技术包括延迟线，延迟线有一个或多个延迟节，各个延迟节之间通过导线或电路板上的通路串联连接，每个延迟节的两头各有一个抽头，延迟节中，输入隔直电容位于输入端，输入隔直电容后分成两路，输入电阻一路接运算放大器的正极，输入电阻后引出输入电容，另一个输入电阻一路接运算放大器的负极，这个输入电阻后又引出另一个反馈电阻，该反馈电阻的另一头接在从运算放大器的放大极的引出线上，输出隔直电容位于输出端，各元器件通过导线或电路板上的通路连接。本实用新型专利技术的延迟线与编码器、译码器和信号模拟器等由导线或电路板上的通路连接组成时域均衡器模块。（*该技术在2018年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术涉及电子设备，具体地是用于现代通信原理教学的实验设备，更具体是数字时 域均衡实验设备。
技术介绍
近年来通信技术日新月异，从过去的模拟通信发展到目前的数字通信、网络通信、光纤 通信为主的新型科学技术，同时产生各种不同的通信系统，随着技术的不断发展，高等院校 通信专业的课程设置也在不断更新，实验科目和内容也不断增加。时均衡器的实验就是现代 通讯原理教学中的一个重要内容。学生应通过真实的硬件设备体会该实验原理及调试方法， 但由于器件昂贵，绝大多数实验设备厂家都没有这部分内容。于是寻找到国内唯一生产模拟 延迟线的厂家，它是数字时域均衡器实验设备的必备器件，型号为BAD—32大规模集成电路， 有14个延时抽头，每个延时节延时0.2us，是一种斗链器件BBD (BucretBagade Device)。这 种大规模集成电路制作复杂，成本高，因而售价也高达400元人民币，而且生产厂家少，不易 购买到。其它类似参数的器件市场上极为少见。这些都给时域均衡的实验教学带来了许多困 难。
技术实现思路
本技术的目的是提供目前现代通信原理教学的实验中关于数字时域均衡的实验设备。 这种设备中的时域均衡实验模块使用的延时线结构简单，制作容易，成本低，所需的元器件 容易得到。本技术的另一个目的是提供目前现代通信原理教学的实验中关于数字时域均衡的实 验模块。通过这个模块与其他相关模块的组合，可以完成很多的现代通讯原理的教学实验。 而且模块之间的组合操作简单方便，不容易出错。本技术的数字时域均衡的实验设备包括延迟线，延迟线有一个或多个延迟节，各个延 迟节之间通过导线或电路板上的通路串联连接，每个延迟节的两头各有一个抽头，延迟节中， 输入隔直电容位于输入端，输入隔直电容后分成两路，输入电阻一路接运算放大器的正极， 输入电阻后引出输入电容，另一个输入电阻一路接运算放大器的负极，这个输入电阻后又引 出另一个反馈电阻，该反馈电阻的另一头接在从运算放大器的放大极的引出线上，输出隔直 电容位于输出端，各元器件通过导线或电路板上的通路连接。本技术中，HDB3编码器(IO)、 HDB3译码器(ll)、信号畸变模拟器(14)、延迟线(15) 和辅助电路(16)由电路板上的通路连接组成时域均衡器模块。在这个模块中，排线连接的输 入输出接口(9)连接着信号畸变模拟器(14)，单根连线的连接头(13)也连接着信号畸变模拟器 (14)，同时辅助电路(16)也通过(9)和(13)连接到HDB3译码器(11)， ± 12V的直流电源(12)(实 线是+12V粗虚线是-12V)通过导线分别与编码器(IO)、译码器(ll)、信号畸变模拟器(14)、延 迟线(15)和辅助电路(16)相连接，用示波器(17)观察眼图。在本技术中，延迟线有一个或多个延迟节，各个延迟节之间通过导线或电路板上的通路串联连接，每个延迟节的两头各有一个抽头，这样就够成了延迟线。这样的延迟线取代了 大规模集成电路，而且每个延迟节均采用常规电子元器件，通过常规连接而制成，实现了结 构简单和制作容易的目的，由于所需的元器件容易市售得到，价格低廉，加之生产成本低， 因而大大减低了延迟线的费用， 一个有六个延迟线共七个抽头的延迟线，其生产成本不超过 50元。另外，本技术的延迟线在实际应用中还有维修方便和维护费用低的好处，即使发 生故障，只需通过检查确定具体是哪一个延迟节坏了，换一个即可，而不会像现有技术出了 问题需要更换整个集成电路。为了实现现代通信原理教学的实验设备模块化，本技术将延迟线与HDB3编码器、译 码器和信号畸变模拟器等由导线或电路板上的通路连接组成时域均衡器模块。这个模块有单 根连线的连接头和排线连接的输入输出接口。单根连线的连接可以增强学生在卖验中对信号 流程的了解，而排线的连接可以节省连线时间，便于学生在进行系统实验时，将时间主要用 于解决系统观测中所遇到的问题。为了既便于学生实验时的直接观察和自己动手改变模块性能参数，又确保操作过程中的安 全，本技术的实验设备采用士12V的直流电源。这样即使学生实验时不小心接触到带电 零部件，也不会有触电危险。利用本技术的数字时域均衡的实验设备可以完成的各种教学实验项目如下(每个实验 均需要电源供应系统和显示系统，以及一些特殊试验所需必备的设备如话筒，在下面所列的 实验项目中均不再重复列出)1、 时域均衡器实验，观察单路信号均衡前后的眼图变化信源模块+时域均衡模块；2、 数字信号时分多路时域均衡基带传输系统实验，观察多路信号均衡前后的眼图变化两个HDB3编码+信源模块+时域均衡模块+帧同步提取+终端模块；3、 采用PCM的2人可通话的单向基带传输系统实验，观察畸变信号均衡成功和不成功时 的2人对话话音质量两个PCM模块+两个HDB3 +信源模块+时域均衡模块十帧同步提取+终端模块；4、 采用PCM的4人可通话(双向)的基带传输系统实验，观察畸变信号均衡成功和不 成功时的4人对话话音质量PCM模块+信源+ HDB3编码+均衡 + HDB3译码+帧同步提取+终端模块，附图说明图1是本技术中的延迟线； 图2是本技术中的延迟节；图3是本技术中由延迟线组成的时域均衡器实验模块。具体实施方式实施例1如图l，数字时域均衡实验设备中的延迟线，有六个延迟节l，各个延迟节l之间通过导 线串联连接，每个延迟节的两头各有一个抽头，共七个抽头。如图2，延迟节1中，输入隔 直电容2位于输入端，输入隔直电容2后分成两路，输入电阻3—路接运算放大器7的正极， 输入电阻4一路接运算放大器7的负极，输入电阻3后引出输入电容5，输入电阻4后引出 反馈电阻6，反馈电阻6的另一头接在从运算放大器7的放大极的引出线上，输出隔直电容8 位于输出端，各元器件通过导线连接。实施例2如图3， HDB3编码器10、 HDB3译码器11、信号畸变模拟器14、延迟线15和辅助电路16 由电路板上的通路连接组成时域均衡器模块。在这个模块中，排线连接的输入输出接口 9连 接着信号畸变模拟器14，单根连线的连接头13也连接着信号畸变模拟器14,同时辅助电路 16也通过9和13连接到HDB3译码器11, 土12V的直流电源12(实线是+12V粗虚线是-12V) 通过导线分别与编码器10、译码器11、信号畸变模拟器14、延迟线15和辅助电路16相连 接，用示波器17观察眼图。权利要求1、数字时域均衡实验设备，包括延迟线，其特征在于延迟线有一个或多个延迟节(1)，各个延迟节(1)之间通过导线或电路板上的通路串联连接，每个延迟节的两头各有一个抽头，延迟节(1)中，输入隔直电容(2)位于输入端，输入隔直电容(2)后分成两路，反馈电阻(3)一路接运算放大器(7)的正极，反馈电阻(4)一路接运算放大器(7)的负极，反馈电阻(3)后引出反馈电容(5)，反馈电阻(4)后引出反馈电阻(6)，反馈电阻(6)的另一头接在从运算放大器(7)的放大极的引出线上，输出隔直电容(8)位于输出端，各元器件通过导线或电路板上的通路连接。2、 根据权利要求1所述的数字时域均衡实验设备，其特征在于HDB3编码器(IO)、 HDB3 译码器(ll)、信号畸变模拟器(14)、延本文档来自技高网...

【技术保护点】
数字时域均衡实验设备，包括延迟线，其特征在于：延迟线有一个或多个延迟节（１），各个延迟节（１）之间通过导线或电路板上的通路串联连接，每个延迟节的两头各有一个抽头，延迟节（１）中，输入隔直电容（２）位于输入端，输入隔直电容（２）后分成两路，反馈电阻（３）一路接运算放大器（７）的正极，反馈电阻（４）一路接运算放大器（７）的负极，反馈电阻（３）后引出反馈电容（５），反馈电阻（４）后引出反馈电阻（６），反馈电阻（６）的另一头接在从运算放大器（７）的放大极的引出线上，输出隔直电容（８）位于输出端，各元器件通过导线或电路板上的通路连接。

【技术特征摘要】

【专利技术属性】
技术研发人员：田克纯，覃远年，首照宇，陈皓，王吉平，
申请(专利权)人：桂林电子科技大学，
类型：实用新型
国别省市：45[中国|广西]