含多级NPN晶体管的驱动电路制造技术

本发明专利技术提供一种含多级NPN晶体管的驱动电路，包括：N个NPN晶体管，N为大于等于2的正整数，相邻两个NPN晶体管中在前的NPN晶体管的发射极与在后的NPN晶体管的基极相连，所有NPN晶体管的集电极连接在一起并引出一条引出脚，最后面的NPN晶体管的发射极引出另一条引出脚，每个NPN晶体管的基极各自引出一条控制引出脚，每条NPN晶体管对应的控制引出脚连接每个NPN晶体管对应的基极开关器件，每个基极开关器件均与逻辑电路连接，且每个基极开关器件均做接参考地处理。通过本发明专利技术，可以驱动多级NPN晶体管，并使得多级NPN晶体管的关断延时短，极大的减少了开关损耗。大的减少了开关损耗。大的减少了开关损耗。

【技术实现步骤摘要】
含多级NPN晶体管的驱动电路


[0001]本专利技术涉及电路
，尤其涉及一种含多级NPN晶体管的驱动电路。

技术介绍

[0002]现有技术中，达林顿三极管驱动电路每个三极管的关断延时分别为t1，t2，其中NPN三极管Q1在关断时基极-集电极电荷可以通过K1泄放，但是NPN三极管Q2只能通过串联电阻后通过K1泄放，因此t2远远大于t1，从而导致整个达林顿三极管驱动电路的关断延时很大，并产生很大的开关损耗，限制了达林顿三极管驱动电路在大功率开关电源中的应用。

技术实现思路

[0003]本专利技术的主要目的在于提供一种含多级NPN晶体管的驱动电路，旨在解决现有技术中达林顿三极管驱动电路的关断延时很大，开关损耗很大的技术问题。
[0004]为实现上述目的，本专利技术实施例提供一种含多级NPN晶体管的驱动电路，所述含多级NPN晶体管的驱动电路包括：
[0005]N个NPN晶体管，N为大于等于2的正整数，相邻两个NPN晶体管中在前的NPN晶体管的发射极与在后的NPN晶体管的基极相连，所有NPN晶体管的集电极连接在一起并引出一条第一引出脚，最后面的NPN晶体管的发射极引出一条第二引出脚，每个NPN晶体管的基极各自引出一条控制引出脚，每条NPN晶体管对应的控制引出脚连接每个NPN晶体管对应的基极开关器件，每个基极开关器件均与逻辑电路连接，且每个基极开关器件均做接参考地处理。
[0006]可选的，所述逻辑电路用于输出关断信号，所述关断信号用于关断所有的基极开关器件。
[0007]可选的，所述逻辑电路还用于输出闭合信号，所述闭合信号用于闭合所述闭合信号对应的基极开关器件。
[0008]可选的，当基极开关器件闭合时，处于闭合状态的基极开关器件对应的NPN晶体管的基极-集电极存储的电荷通过所述处于闭合状态的基极开关器件泄放。
[0009]本专利技术中，含多级NPN晶体管的驱动电路包括：N个NPN晶体管，N为大于等于2的正整数，相邻两个NPN晶体管中在前的NPN晶体管的发射极与在后的NPN晶体管的基极相连，所有NPN晶体管的集电极连接在一起并引出一条第一引出脚，最后面的NPN晶体管的发射极引出一条第二引出脚，每个NPN晶体管的基极各自引出一条控制引出脚，每条NPN晶体管对应的控制引出脚连接每个NPN晶体管对应的基极开关器件，每个基极开关器件均与逻辑电路连接，且每个基极开关器件均做接参考地处理。通过本专利技术，可以实现如下有益效果：
[0010]1、可以驱动更多级的NPN晶体管；
[0011]2、达到N(N≥2)级NPN晶体管与单个NPN晶体管的关断延时相同或相近；
[0012]3、可以实现N(N≥2)级NPN晶体管的高密度集成化；无需电阻器件,降低了工艺以及多级NPN结构的生产难度；
[0013]4、驱动电路简单，可以使用低成本的低压工艺进行驱动，降低了驱动成本；可IP
化,仅需一个驱动电路即可完成对多级NPN晶体管电路的驱动,大大缩短研发周期；
[0014]5、驱动多级NPN晶体管的关断延时短，极大的减少了开关损耗，提高了效率，提高了更多级的NPN晶体管的安全性能，对大功率、高密度、高集成、低成本的多级NPN晶体管的推广和普及性具有很大的积极意义。
附图说明
[0015]图1为现有技术中达林顿三极管驱动电路的结构示意图；
[0016]图2为本专利技术含多级NPN晶体管的驱动电路一实施例的结构示意图。
[0017]本专利技术目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。
具体实施方式
[0018]应当理解，此处所描述的具体实施例仅用以解释本专利技术，并不用于限定本专利技术。
[0019]参照图1，图1为现有技术中达林顿三极管驱动电路的结构示意图。从图1可以看出，现有达林顿三极管仅有3个pin脚，分别为B(基极)、C(集电极)、E(发射极)，两个NPN三极管Q1、Q2；R1、R2为较大阻值电阻。且Ib*R1>Vbe(on)，否则驱动电流Ib将不能开启达林顿三极管。由于三极管存储时间延时较大，现有达林顿三极管驱动电路每个三极管的关断延时分别为t1、t2。NPN三极管Q1在关断时基极-集电极电荷可以通过K1泄放，NPN三极管Q2只能通过串联电阻R1后通过K1泄放，因此t2远远大于t1，将导致整个达林顿三极管的关断延时很大，并产生很大的开关损耗。并且达林顿三级管增加两个电阻R1，R2对生产工艺、版图设计、电流密度以及成本具有较高的要求。故现有达林顿三极管驱动电路的缺点是：关断延时大、效率低，难以驱动级数≥3的三极管电路。当三极管的级数变得更大时，关断延时会进一步增大，从而将限制其在大功率产品中的推广使用。而且，当三极管的级数变得更大时，现有驱动电路无法准确的控制多级的NPN关断，并可能导致NPN三极管因开关损耗过大产生安全隐患，这不能体现达林顿三极管驱动电路在大功率电源应用中的优势，所以其缺点限制了达林顿三极管驱动电路在大功率开关电源中的应用(LED照明应用方案/充电器/适配器等)。
[0020]为了解决现有技术中存在的上述问题，本专利技术实施例提出一种多级NPN晶体管驱动电路。该多级NPN晶体管驱动电路中，通过逻辑电路控制各个NPN晶体管对应的基极开关器件闭合，使得处于闭合状态的基极开关器件对应的NPN晶体管的基极-集电极存储的电荷迅速通过处于闭合状态的基极开关器件泄放，从而可以迅速的关断对应的NPN晶体管。使得多级NPN晶体管驱动电路的关断时延小且开关损耗小。
[0021]参照图2，图2为本专利技术含多级NPN晶体管的驱动电路一实施例的结构示意图。在一实施例中，含多级NPN晶体管的驱动电路包括：
[0022]N个NPN晶体管，N为大于等于2的正整数，相邻两个NPN晶体管中在前的NPN晶体管的发射极与在后的NPN晶体管的基极相连，所有NPN晶体管的集电极连接在一起并引出一条第一引出脚，最后面的NPN晶体管的发射极引出一条第二引出脚，每个NPN晶体管的基极各自引出一条控制引出脚，每条NPN晶体管对应的控制引出脚连接每个NPN晶体管对应的基极开关器件，每个基极开关器件均与逻辑电路连接，且每个基极开关器件均做接参考地处理。
[0023]本实施例中，N的具体数值可根据实际需要以及现有工艺进行设置，在此对N的具
体值不做限制。相邻两个NPN晶体管中在前的NPN晶体管的发射极与在后的NPN晶体管的基极相连，即NPN晶体管Q1的发射极与NPN晶体管Q2的基极相连，NPN晶体管Q2的发射极与NPN晶体管Q3的基极相连，以此类推。所有NPN晶体管的集电极连接在一起并引出一条第一引出脚，即图2中的C，最后面的NPN晶体管(即图2中的QN)的发射极引出一条第二引出脚，即图2中的E。每个NPN晶体管的基极各自引出一条控制引出脚，如图2所示，NPN晶体管Q1的基极引出一条控制引出脚B1，NPN晶体管Q2的基极引出一条控制引出脚E1，NPN晶体管QN的基极引出一条控制引出脚E2，且每条NPN晶体管对应的控制引出本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种含多级NPN晶体管的驱动电路，其特征在于，所述含多级NPN晶体管的驱动电路包括：N个NPN晶体管，N为大于等于2的正整数，相邻两个NPN晶体管中在前的NPN晶体管的发射极与在后的NPN晶体管的基极相连，所有NPN晶体管的集电极连接在一起并引出一条第一引出脚，最后面的NPN晶体管的发射极引出一条第二引出脚，每个NPN晶体管的基极各自引出一条控制引出脚，每条NPN晶体管对应的控制引出脚连接每个NPN晶体管对应的基极开关器件，每个基极开关器件均与逻辑电路连接，且每个基极开关器件均做接参考...

【专利技术属性】
技术研发人员：黄冲，黄裕泉，许如柏，
申请(专利权)人：辉芒微电子深圳有限公司，
类型：发明
国别省市：