EDA技术学习平台制造技术

本实用新型专利技术公开一种ＥＤＡ技术学习平台，设有电路基板（１），在电路基板（１）上设有主芯片模块插座，与主芯片模块插座相接有下载电缆，下载电缆与编程器相接；主芯片模块插座通过ＦＰＧＡ／ＣＰＬＤ通信模块与ＣＰＵ模块相接，在电路基板（１）上还设置有１６＊１６ＬＥＤ点阵显示模块、ＬＣＤ显示模块、数据采集模块、脉冲产生电路、时基译码显示模块、交通灯模块及模拟开关。初学者可以很快地掌握高密度现场可编程逻辑器件（ＦＰＧＡ／ＣＰＬＤ）的编程技术，以设计出合适的出合适的（ＡＳＩＣ）芯片，并且可以立即投入实际应用之中，大大缩短了设计专用集成电路的设计周期，节省了大量人力物力。（*该技术在2015年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术涉及一种电子实验平台，尤其是一种方便专用集成电路程序设计的EDA技术学习平台。
技术介绍
目前，数字集成电路已广泛应用于社会，如16*16LED点阵显示模块、LCD显示模块、数据采集模块、脉冲产生电路、时基译码显示模块、交通灯模块等等，其程序设计也在不断地进行更新换代。以往其程序设计大都用传统的单片机方式实现，由于受硬件资源的限制，每次对程序设计的变更或升级，均需付出较多的人力和物力，其研发周期较长。现场可编程门阵列(FPGA)和复杂可编程逻辑器件CPLD)，能够将大量逻辑功能集成于一个单片(IC)上，系统设计师们在实验室里就能设计出合适的(ASIC)芯片，并且可以立即投入实际应用之中，大大缩短了设计专用集成电路的设计周期，非常实用。但是，迄今为止，还没有一种能够适合于学习、掌握、练习编制高密度现场可编程逻辑器件(FPGA/CPLD)用程序的电子自动化设计(EDA)技术学习平台，使初学者无法快速掌握高密度现场可编程逻辑器件(FPGA/CPLD)的编程技术。
技术实现思路
本技术针对现有技术所存在的初学者无法快速掌握高密度现场可编程逻辑器件(FPGA/CPLD)的编程技术，提供一种简单实用的EDA技术学习平台。本技术的技术解决方案是一种EDA技术学习平台，设有电路基板1，在电路基板1上设有主芯片模块插座，与主芯片模块插座相接有下载电缆，下载电缆与编程器相接；主芯片模块插座通过FPGA/CPLD通信模块与CPU模块相接，在电路基板1上还设置有16*16LED点阵显示模块、LCD显示模块、数据采集模块、脉冲产生电路、时基译码显示模块、交通灯模块及模拟开关。本技术的突出特点是将各个常用电子模块集中于一电路基板上，并利用编程器将大量逻辑功能集成于主芯片模块(FPGA/CPLD)上，通过FPGA/CPLD通信模块与CPU相接，检验所编程序的正确与否？再通过编程器对于错误的程序进行修改。初学者可以很快地掌握高密度现场可编程逻辑器件(FPGA/CPLD)的编程技术，以设计出合适的(ASIC)芯片，并且可以立即投入实际应用之中，大大缩短了设计专用集成电路的设计周期，节省了大量人力物力。附图说明图1为本技术实施例的电路结构示意图。图2为本技术的应用实例结构图。具体实施方式下面将结合附图说明本技术的具体实施方式。如图1所示一种EDA技术学习平台，设有电路基板1，在电路基板1上设有主芯片模块插座，与主芯片模块插座相接有下载电缆，下载电缆与编程器相接；主芯片模块插座通过FPGA/CPLD通信模块与CPU模块相接，在电路基板1上还设置有16*16LED点阵显示模块、LCD显示模块、数据采集模块、脉冲产生电路、时基译码显示模块、交通灯模块及模拟开关。实验时，将主芯片模块(FPGA/CPLD)插入主芯片模块插座中，并用导线将相关的集成模块电路相连，图2所示为16*16LED点阵显示电路的接线图。主芯片(FPGA)的内核电路有循环计数器0-M、循环计数器0-15、加法器、译码器、字模ROM1及字模ROM2电路，接线时将循环计数器0-M、循环计数器0-15与脉冲产生电路相接，译码器、字模ROM1及字模ROM2电路与16*16LED点阵显示模块相接。点阵显示只能采用动态扫描方式实现，将多汉字字模信息存入ROM中即可实现多汉字为在16*16发光二极管上显示汉字，首先要将汉字写成16*16像素点图，然后依次对多汉字抽取像素信息，并按序排列存放于ROM之中，便可得到一个带显示的数据序列。通过编程器编程，进一步通过寻址的方法来控制该数据序列的释放过程，就实现在16*16发光二极管上滚动显示多汉字信息的目的。由图2可以看出循环计数器0-M用来控制汉字滚动速度，而另一个计数器用来实现译码扫描。在本设计中点阵显示模块中行列口各16位完全开放，使用者可以自行选择行、列扫描。16*16点阵显示一个完整的汉字需要32字节的字模，学习者可以使用FPGA/CPLD内部的ROM存储字模信息。图中两个256字节的字模ROM1、字模ROM2分别存储各行的高字节和低字节(采用列扫描方式)。权利要求1.一种EDA技术学习平台，其特征在于设有电路基板(1)，在电路基板(1)上设有主芯片模块插座，与主芯片模块插座相接有下载电缆，下载电缆与编程器相接；主芯片模块插座通过FPGA/CPLD通信模块与CPU模块相接，在电路基板(1)上还设置有16*16LED点阵显示模块、LCD显示模块、数据采集模块、脉冲产生电路、时基译码显示模块、交通灯模块及模拟开关。专利摘要本技术公开一种EDA技术学习平台，设有电路基板(1)，在电路基板(1)上设有主芯片模块插座，与主芯片模块插座相接有下载电缆，下载电缆与编程器相接；主芯片模块插座通过FPGA/CPLD通信模块与CPU模块相接，在电路基板(1)上还设置有16*16LED点阵显示模块、LCD显示模块、数据采集模块、脉冲产生电路、时基译码显示模块、交通灯模块及模拟开关。初学者可以很快地掌握高密度现场可编程逻辑器件(FPGA/CPLD)的编程技术，以设计出合适的出合适的(ASIC)芯片，并且可以立即投入实际应用之中，大大缩短了设计专用集成电路的设计周期，节省了大量人力物力。文档编号G09B25/00GK2812176SQ20052009173公开日2006年8月30日 申请日期2005年7月7日 优先权日2005年7月7日专利技术者吕进华 申请人:吕进华本文档来自技高网...

【技术保护点】
一种ＥＤＡ技术学习平台，其特征在于：设有电路基板（１），在电路基板（１）上设有主芯片模块插座，与主芯片模块插座相接有下载电缆，下载电缆与编程器相接；主芯片模块插座通过ＦＰＧＡ／ＣＰＬＤ通信模块与ＣＰＵ模块相接，在电路基板（１）上还设置有１６＊１６ＬＥＤ点阵显示模块、ＬＣＤ显示模块、数据采集模块、脉冲产生电路、时基译码显示模块、交通灯模块及模拟开关。

【技术特征摘要】

【专利技术属性】
技术研发人员：吕进华，
申请(专利权)人：吕进华，
类型：实用新型
国别省市：91[中国|大连]