一种基于忆阻器的完备非易失布尔逻辑电路及操作方法技术

本发明专利技术公开了一种基于忆阻器的完备非易失布尔逻辑电路及操作方法，用于对输入的逻辑值P和/或输入的逻辑值Q进行逻辑运算；其中，电路包括控制器、忆阻器M1、忆阻器M2和电阻；控制器用于在逻辑运算之前，将忆阻器M2置为高阻态；进行逻辑运算时，对忆阻器M1施加电压A，对忆阻器M2施加电压B，对电阻施加电压C，并读取忆阻器M2的阻态，即逻辑运算结果；且当对逻辑值P和逻辑值Q进行逻辑运算或仅对逻辑值Q进行逻辑运算时，控制器还用于在逻辑运算之前，将忆阻器M1置为逻辑值Q所对应的阻态；本发明专利技术通过对忆阻器进行置态以及对忆阻器和电阻进行加压两步操作即可实现完备的布尔逻辑功能，且器件数较少、电路面积小、操作步数少、计算效率高。高。高。

【技术实现步骤摘要】
一种基于忆阻器的完备非易失布尔逻辑电路及操作方法


[0001]本专利技术属于微电子器件
，更具体地，涉及一种基于忆阻器的完备非易失布尔逻辑电路及操作方法。

技术介绍

[0002]现代计算机主要基于冯
·
诺依曼体系结构。在这种体系结构中，数据从内存单元中获取，传输到处理单元，计算完成后再将数据传输到要存储的内存单元。如今，处理器和存储器的运行速度均已达到了相当高的水平，但连接这两部分的总线传输速度还有很大差距，频繁的数据传输消耗了数据处理过程中大部分的时间和功耗。这一速率不匹配问题限制了现代计算机的发展，我们将其称为存储墙。内存计算是一种非常有潜力的解决方法。与人脑相类似，内存计算中存储与计算共存，具有高计算并行性、低延时、低功耗等优点。
[0003]忆阻器作为一种新型的存储器件，因其在撤电后仍能保持电阻状态这一天然的非易失性，成为存内计算架构的有力候选器件。基于忆阻器的逻辑实现主要分为三类，第一类实现方法中输入和输出均以忆阻器的阻态的形式表示，这类方案有利于进行逻辑级联但使用的器件数较多，并且随着逻辑计算复杂度的增加所使用的器件数与操作复杂度都在增加；第二类实现方法中输入以电压形式加在忆阻器两端，输出以阻态形式表示，这类方案所使用的器件数大大减少，操作步数也较少，但逻辑级联必须引入数模转换的过程，降低了计算效率；第三类实现方法中，输入分别为忆阻器一端所加电压和忆阻器的初始阻值，输出以忆阻器阻态形式表示，这类方法所用器件数少，操作步数较少，逻辑级联容易，但这类逻辑计算为破坏式计算，不利于保护输入信息的完整性。因此，有需要提出一种逻辑完备的实现方案，在使用尽可能少器件数和操作步数的同时，易实现逻辑级联且不破坏输入数据的完整性。

技术实现思路

[0004]针对现有技术的以上缺陷或改进需求，本专利技术提供了一种基于忆阻器的完备非易失布尔逻辑电路及操作方法，用于解决现有技术无法在较少的器件和操作步数的条件下以较高的计算效率实现完备的布尔逻辑运算的技术问题。
[0005]为了实现上述目的，第一方面，本专利技术提供了一种基于忆阻器的完备非易失布尔逻辑电路，用于对输入的逻辑值P和/或输入的逻辑值Q进行逻辑运算；
[0006]上述逻辑电路包括：控制器、忆阻器M1、忆阻器M2和电阻；
[0007]控制器分别与忆阻器M1的正极、忆阻器M2的正极以及电阻的一端相连；忆阻器M1和忆阻器M2的负极连接在同一条字线上；电阻的另一端与该字线相连；忆阻器M1和忆阻器M2相同；
[0008]控制器用于在进行逻辑运算之前，将忆阻器M2置为高阻态；进行逻辑运算时，对忆阻器M1施加电压A，对忆阻器M2施加电压B，对电阻施加电压C，并读取忆阻器M2的阻态，即为逻辑运算结果；
[0009]其中，当上述逻辑电路执行与逻辑值Q有关的操作时，控制器还用于在进行逻辑运算之前，将忆阻器M1置为逻辑值Q所对应的阻态；与逻辑值Q有关的操作包括对逻辑值P和逻辑值Q进行逻辑运算的操作和仅对逻辑值Q进行逻辑运算的操作；
[0010]电压A和电压C的取值由逻辑值P以及逻辑运算的类型决定；电压B取值为V
p
；V
p
满足V
set
/2<V
p
<V
set
且V
p
<2|V
reset
|；V
set
为忆阻器M1或忆阻器M2由高阻态转变为低阻态的阈值；V
reset
为忆阻器M1或忆阻器M2由低阻态转变为高阻态的阈值。
[0011]进一步优选地，上述忆阻器M1和忆阻器M2均包括高阻态和低阻态；高阻态对应逻辑值“0”，低阻态对应逻辑值“1”。
[0012]进一步优选地，电阻的阻值大小介于忆阻器M1或忆阻器M2的高阻态阻值与低阻态阻值之间；电阻的阻值为其中R
H
为忆阻器M1或忆阻器M2的高阻态电阻值，R
L
为忆阻器M1或忆阻器M2的低阻态电阻值。
[0013]进一步优选地，控制器包括控制端T1、控制端T2和控制端T3；控制端T1与忆阻器M1的正极相连，控制端T2与忆阻器M2的正极相连，控制端T3与电阻的一端相连；
[0014]控制器在进行逻辑运算时，通过控制端T1给忆阻器M1施加电压A，通过控制端T2给忆阻器M2施加电压B，通过控制端T3给电阻施加电压C，读取忆阻器M2的阻态，即为逻辑运算结果。
[0015]进一步优选地，逻辑运算的类型包括：真逻辑运算、假逻辑运算、P逻辑运算、Q逻辑运算、非P逻辑运算、非Q逻辑运算、与逻辑运算、与非逻辑运算、或逻辑运算、或非逻辑运算、实质蕴涵逻辑运算、反实质蕴涵逻辑运算、负实质蕴涵逻辑运算、反负实质蕴涵逻辑运算、异或逻辑运算和同或逻辑运算。
[0016]进一步优选地，当逻辑运算的类型为真逻辑运算时，电压A取值为
‑
V
p
，电压C取值为
‑
V
p
；
[0017]当逻辑运算的类型为假逻辑运算时，电压A取值为0，电压C取值为0；
[0018]当逻辑运算的类型为P逻辑运算时，电压A取值为
‑
V，电压C取值为
‑
V；
[0019]当逻辑运算的类型为Q逻辑运算时，电压A取值为
‑
V
p
，电压C取值为0；
[0020]当逻辑运算的类型为非P逻辑运算时，电压A取值为V
‑
V
p
，电压C取值为V
‑
V
p
；
[0021]当逻辑运算的类型为非Q逻辑运算时，电压A取值为0，电压C取值为
‑
V
p
；
[0022]当逻辑运算的类型为与逻辑运算时，电压A取值为
‑
V，电压C取值为0；
[0023]当逻辑运算的类型为与非逻辑运算时，电压A取值为V
‑
V
p
，电压C取值为
‑
V
p
；
[0024]当逻辑运算的类型为或逻辑运算时，电压A取值为
‑
V
p
，电压C取值为
‑
V；
[0025]当逻辑运算的类型为或非逻辑运算时，电压A取值为0，电压C取值为V
‑
V
p
；
[0026]当逻辑运算的类型为实质蕴涵逻辑运算时，电压A取值为
‑
V
p
，电压C取值为V
‑
V
p
；
[0027]当逻辑运算的类型为反实质蕴涵逻辑运算时，电压A取值为
‑
V，电压C取值为
‑
V
p
；
[0028]当逻辑运算的类型为负实质蕴涵逻辑运算时，电压A取值为0本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于忆阻器的完备非易失布尔逻辑电路，其特征在于，用于对输入的逻辑值P和/或输入的逻辑值Q进行逻辑运算；所述逻辑电路包括：控制器、忆阻器M1、忆阻器M2和电阻；所述控制器分别与所述忆阻器M1的正极、所述忆阻器M2的正极以及所述电阻的一端相连；所述忆阻器M1和所述忆阻器M2的负极连接在同一条字线上；所述电阻的另一端与所述字线相连；所述忆阻器M1和所述忆阻器M2相同；所述控制器用于在进行逻辑运算之前，将所述忆阻器M2置为高阻态；进行逻辑运算时，对所述忆阻器M1施加电压A，对所述忆阻器M2施加电压B，对所述电阻施加电压C，并读取所述忆阻器M2的阻态，即为逻辑运算结果；其中，当所述逻辑电路执行与所述逻辑值Q有关的操作时，所述控制器还用于在进行逻辑运算之前，将所述忆阻器M1置为所述逻辑值Q所对应的阻态；与所述逻辑值Q有关的操作包括对所述逻辑值P和所述逻辑值Q进行逻辑运算的操作和仅对所述逻辑值Q进行逻辑运算的操作；所述电压A和所述电压C的取值由所述逻辑值P以及逻辑运算的类型决定；所述电压B取值为V
p
；所述V
p
满足V
set
/2<V
p
<V
set
且V
p
<2|V
reset
|；V
set
为所述忆阻器M1或所述忆阻器M2由高阻态转变为低阻态的阈值；V
reset
为所述忆阻器M1或所述忆阻器M2由低阻态转变为高阻态的阈值。2.根据权利要求1所述的逻辑电路，其特征在于，所述忆阻器M1和所述忆阻器M2均包括高阻态和低阻态；所述高阻态对应逻辑值“0”，所述低阻态对应逻辑值“1”。3.根据权利要求2所述的逻辑电路，其特征在于，所述电阻的阻值大小介于所述忆阻器M1或所述忆阻器M2的高阻态阻值与低阻态阻值之间；所述电阻的阻值为其中，R
H
为所述忆阻器M1或所述忆阻器M2的高阻态电阻值，R
L
为所述忆阻器M1或所述忆阻器M2的低阻态电阻值。4.根据权利要求2所述的逻辑电路，其特征在于，所述控制器包括控制端T1、控制端T2和控制端T3；所述控制端T1与所述忆阻器M1的正极相连，所述控制端T2与所述忆阻器M2的正极相连，所述控制端T3与所述电阻的一端相连；所述控制器在进行逻辑运算时，通过所述控制端T1给所述忆阻器M1施加电压A，通过所述控制端T2给所述忆阻器M2施加电压B，通过所述控制端T3给所述电阻施加电压C，读取所述忆阻器M2的阻态，即为逻辑运算结果。5.根据权利要求1
‑
4任意一项所述的逻辑电路，其特征在于，所述逻辑运算的类型包括：真逻辑运算、假逻辑运算、P逻辑运算、Q逻辑运算、非P逻辑运算、非Q逻辑运算、与逻辑运算、与非逻辑运算、或逻辑运算、或非逻辑运算、实质蕴涵逻辑运算、反实质蕴涵逻辑运算、负实质蕴涵逻辑运算、反负实质蕴涵逻辑运算、异或逻辑运算和同或逻辑运算。6.根据权利要求5所述的逻辑电路，其特征在于，当所述逻辑运算的类型为真逻辑运算时，所述电压A取值为
‑
V
p
，所述电压C取值为
‑
V
p
；当所述逻辑运算的类型为假逻辑运算时，所述电压A取值为0，所述电压C取值为0；当所述逻辑运算的类型为P逻辑运算时，所述电压A取值为
‑
V，所述电压C取值为
‑
V；当所述逻辑运算的类型为Q逻辑运算时，所述电压A取值为
‑
V
p
，所述电压C取值为0；
当所述逻辑运算的类型为非P逻辑运算时，所述电压A取值为V
‑
V
p
，所述电压C取值为V
‑
V
p
；当所述逻辑运算的类型为非Q逻辑运算时，所述电压A取值为0，所述电压C取值为
‑
V
p
；当所述逻辑运算的类型为与逻辑运算时，所述电压A取值为
‑
V，所述电压C取值为0；当所述逻辑运算的类型为与非逻辑运算时，所述电压A取值为V
‑
V
p
，所述电压C取值为
‑
V
p
；当所述逻辑运算的类型为或逻辑运算时，所述电压A取值为
‑
V
p
，所述电压C取值为
‑
V；当所述逻辑运算的类型为或非逻辑运算时，所述电压A取值为0，所述电压C取值为V
‑
V
p
；当所述逻辑运算的类型为实质蕴涵逻辑运算时，所述电压A取值为
‑
V
p
，所述电压C取值为V
‑
V
p
；当所述逻辑运算的类型为反实质蕴涵逻辑运算时，所述电压A取值为
‑
V，所述电压C取值为
‑
V
p
；当所述逻辑运算的类型为负实质蕴...

【专利技术属性】
技术研发人员：王兴晟，吴绮雯，宋玉洁，王成旭，缪向水，
申请(专利权)人：华中科技大学，
类型：发明
国别省市：