带接反保护的开路检测电路制造技术

本发明专利技术提供了一种带接反保护的开路检测压电路，包括防接反PMOS管、耗尽型NMOS管、负压产生电路；低导通电压PMOS管产生耗尽型NMOS管漏端电压V

【技术实现步骤摘要】
带接反保护的开路检测电路


[0001]本专利技术涉及电路
，具体地，涉及一种带接反保护的开路检测电路。

技术介绍

[0002]开路检测电路是模拟集成电路中一个十分重要的子模块，被广泛应用于高精度AD/DA转换器、电源管理芯片、传感器等集成电路中。该类芯片在实际工作中，需要对其负载状态进行实时监控，当负载发生开路故障时，开关检测电路需要及时向系统发出预警信号.针对负载当前的状态进行开路检测，并避免芯片由于开路被损坏。
[0003]当外部输入出现反接情况时，开路检测电路模块可能会出现反接电流过大的情况，引起芯片的损坏，需要加入接反保护电路模块，参照图1，传统接反保护电路使用一个二极管来实现单向导电，但此种电路需要考虑二极管的反向耐压值和正向电流值。这些因素都限制了传统开路检测电路在各种场合中的应用。另一方面，参照图2，传统的开路检测电路的基本原理是，通过检测开关导通期间负载的状态来判断是否出现开路，常用方法是测量开关中的负载电流.另外一种测量负载电流的方法是采用一个与主功率开关管成比例的感应MOS管，将负载电流按设定好的比例镜像后进行检测，这种方法虽然不会给负载支路带来额外的电压降，但是对于很小的负载电流，镜像复制的精度会大大下降，产生的误差可能会很大，从而降低负载开路检测电路的可靠性。

技术实现思路

[0004]针对现有技术中的缺陷，本专利技术的目的是提供一种带接反保护的开路检测电路。
[0005]根据本专利技术提供的一种带接反保护的开路检测电路，包括防接反PMOS管、耗尽型NMOS管以及负压产生电路，其中：
[0006]所述防接反PMOS的输入为外部输入电压V
IN
，并输出电压信号V
D
至耗尽型NMOS管；
[0007]所述耗尽型NMOS管的输入为负压产生电路输出电压V
G
，输出信号V
S
经调节输出电压V
OUT
；
[0008]所述负压产生电路的输入电压信号E
N
为使能信号，负压产生电路的输出电压V
G
控制耗尽型NMOS管通断。
[0009]优选地，所述防接反PMOS管包括低导通电压PMOS管PM1，其中：
[0010]所述低导通电压PMOS管PM1的栅极与源极与耗尽型NMOS管连接，漏极与外部输入电压V
IN
连接。
[0011]优选地，所述耗尽型NMOS管包括NMOS管NM1、电阻R1以及电阻R2，其中：
[0012]所述NMOS管NM1的栅极连接电阻R1的一端，NMOS管NM1的漏极连接电阻R1的另一端、第一NMOS管NM1的栅极和漏极，NMOS管NM1的源极连接电阻R2的一端。
[0013]优选地，所述PMOS管PM1的栅极、源极与耗尽型NMOS管的漏极相连构成二极管结构。
[0014]优选地，出现反接情况时，PMOS管PM1栅极、源极短接使其源漏端电压大于0时，检
测电路处于截止状态；
[0015]未出现反接情况时，PMOS管PM1源漏端电压小于0并且其绝对值大于PM1体二极管正向导通压降时，体二极管导通。
[0016]优选地，第一NMOS管NM1的栅极连接负压产生电路模块的输出电压V
G
，芯片正常工作时，负压产生电路输出负压使NM1截止，芯片发生开路时，负压产生电路模块失效，第一PMOS管PM1的输出电压V
D
经第一电阻R1产生电压V
G
使第一NMOS管NM1导通。
[0017]优选地，NM1源端电压经第二电阻R2将输出电压V
OUT
拉高使输出电压V
OUT
不低于4.75V。
[0018]与现有技术相比，本专利技术具有如下的有益效果：
[0019]避免开路检测电路模块电源反接电流过大引起芯片烧毁，同时引入负压产生电路用来实现芯片正常工作时关闭开路检测，进一步避免了不必要的损耗。
[0020]1.本专利技术由于采用了防接反电路结构，从而避免了开路检测电路模块电源反接电流过大引起芯片烧毁。
[0021]2.本专利技术由于采用了负压产生电路用来实现芯片正常工作时关闭开路检测，从而进一步避免了不必要的损耗。
[0022]3.本专利技术由于采用了耗尽型NMOS管管NM1，在电路开路时，NM1导通将VOUT拉高解决了输出电压低于4.75V的问题。
[0023]4.本专利技术由于采用了低导通电压PMOS管组成反接保护电路，更适用于输入电压较低的场合。
附图说明
[0024]通过阅读参照以下附图对非限制性实施例所作的详细描述，本专利技术的其它特征、目的和优点将会变得更明显：
[0025]图1是传统反接保护电路原理图。
[0026]图2是传统负载开路检测原理图。
[0027]图3是本专利技术的结构框图。
[0028]图4是本专利技术的电路原理图。
具体实施方式
[0029]下面结合具体实施例对本专利技术进行详细说明。以下实施例将有助于本领域的技术人员进一步理解本专利技术，但不以任何形式限制本专利技术。应当指出的是，对本领域的普通技术人员来说，在不脱离本专利技术构思的前提下，还可以做出若干变化和改进。这些都属于本专利技术的保护范围。
[0030]如图3和图4，本专利技术提供了一种带接反保护的开路检测电路，包括：防接反PMOS管、耗尽型NMOS管、负压产生电路；其中：所述防接反PMOS管用于避免开路检测电路模块电源反接电流过大引起芯片烧毁，防接反PMOS管设有一个输入端，连接外部输入电压V
IN
,设有一个输出端输出耗尽型NMOS管漏端电压V
D
；耗尽型NMOS管用于实现开路的检测和输出电压V
OUT
的调节，耗尽型NMOS管设有一个输入端，连接防接反PMOS管的输出电压V
D
，设有一个输出端输出电压V
S
经电阻R2调节输出电压V
OUT
；负压产生电路用于实现芯片正常工作时关闭
开路检测，负压产生电路设有两个输入端，一端连接使能信号E
N
，一端接地，设有一个输出端输出电压V
G
控制耗尽型NMOS管的导通与截止。该模块输入电压信号E
N
为该模块使能信号，芯片正常工作时，该模块输出负压信号VG至耗尽型NMOS管使其截止，芯片的GND开路，负压产生电路功能失效，开路检测开启，耗尽型NM1导通将V
OUT
拉高。
[0031]低导通电压PMOS管产生耗尽型NMOS管漏端电压V
D
，用来控制电路整体的通断；耗尽型NMOS管产生源端电压V
S
经负载R2调整输出电压；负压产生电路产生耗尽型NMOS管栅端电压V
G
控制耗尽型NMOS管的导通与截止。本专利技术采用低导通电压PMOS管，适用于输入电压较低的场合。采用了低导通本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种带接反保护的开路检测电路，其特征在于，包括防接反PMOS管、耗尽型NMOS管以及负压产生电路，其中：所述防接反PMOS的输入为外部输入电压V
IN
，并输出电压信号V
D
至耗尽型NMOS管；所述耗尽型NMOS管的输入为负压产生电路输出电压V
G
，输出信号VS经调节输出电压V
OUT
；所述负压产生电路的输入电压信号E
N
为使能信号，负压产生电路的输出电压V
G
控制耗尽型NMOS管通断。2.根据权利要求1提供的一种带接反保护的开路检测电路，其特征在于，所述防接反PMOS管包括低导通电压PMOS管PM1，其中：所述低导通电压PMOS管PM1的栅极与源极与耗尽型NMOS管连接，漏极与外部输入电压V
IN
连接。3.根据权利要求2提供的一种带接反保护的开路检测电路，其特征在于，所述耗尽型NMOS管包括NMOS管NM1、电阻R1以及电阻R2，其中：所述NMOS管NM1的栅极连接电阻R1的一端，NMOS管NM1的漏极连接电阻R1的另一端、第一NMOS管NM1的栅极和漏极，N...

【专利技术属性】
技术研发人员：张超，牛智文，王雪艳，
申请(专利权)人：赛卓电子科技上海有限公司，
类型：发明
国别省市：