垂直非易失存储元件和制造方法技术

本发明专利技术公开了一种垂直非易失存储元件和制造方法，其中制造方法包括以下步骤：采用外延生长的方式制作垂直逻辑单元和垂直存储单元，垂直逻辑单元设置于SOI层的上方，垂直存储单元设置于垂直逻辑单元的上方，垂直逻辑单元具有GAA结构，垂直存储单元包括ONO结构。本发明专利技术基于GAA结构大幅度降低了存储单元的漏电流，减小了存储单元的面积。减小了存储单元的面积。减小了存储单元的面积。

【技术实现步骤摘要】
垂直非易失存储元件和制造方法


[0001]本专利技术属于非易失存储元件
，尤其涉及一种垂直非易失存储元件和制造方法。

技术介绍

[0002]存储单元通常包括逻辑单元部分和存储单元，逻辑单元部分用于控制部分的读写操作。目前的存储单元往往漏电流较大、占用面积大的问题。

技术实现思路

[0003]本专利技术要解决的技术问题是为了克服现有技术中的存储单元漏电流较大的缺陷，提供一种。
[0004]本专利技术是通过下述技术方案来解决上述技术问题：
[0005]本专利技术提供一种垂直非易失存储元件的制造方法，垂直非易失存储元件包括SOI层、垂直逻辑单元、垂直存储单元；垂直逻辑单元用于控制垂直存储单元的读写操作；
[0006]制造方法包括以下步骤：
[0007]采用外延生长的方式制作垂直逻辑单元和垂直存储单元，垂直逻辑单元设置于SOI层的上方，垂直存储单元设置于垂直逻辑单元的上方，垂直逻辑单元具有GAA结构，垂直存储单元包括ONO结构。
[0008]较佳地，采用外延生长的方式制作垂直逻辑单元和垂直存储单元的步骤包括：
[0009]在SOI层的上方依次外延生长若干外延层，若干外延层构成第一外延体区，若干外延层包括垂直逻辑单元对应的外延层，若干外延层还包括ONO结构对应的外延层；
[0010]对第一外延体区刻蚀以形成一圆柱体。
[0011]较佳地，在SOI层的上方依次外延生长若干外延层的步骤包括：
[0012]在SOI层的上方外延生长第一SiC层；
[0013]在第一SiC层的上方外延生长P型硅层；
[0014]在P型硅层的上方外延生长第二SiC层；
[0015]在第二SiC层的上方淀积第四氧化层；
[0016]在第四氧化层的上方制作电介质层；
[0017]在电介质层的上方制作第五氧化层；
[0018]第一SiC层、P型硅层、第二SiC层、第四氧化层、电介质层和第五氧化层构成第一外延体区；
[0019]垂直存储单元对应的外延层包括第一SiC层、P型硅层、第二SiC层；
[0020]ONO结构对应的外延层包括第四氧化层、电介质层和第五氧化层。
[0021]较佳地，制造方法还包括：
[0022]制作栅极金属部，栅极金属部的外形为柱状，栅极金属部的轴线与圆柱体的轴线不重合。
[0023]较佳地，制作栅极金属部的步骤包括：
[0024]在SOI层的暴露面淀积形成TEOS层，SOI层的暴露面为SOI层的延伸至圆柱体的外部的区域的上表面；
[0025]淀积形成第二氧化层，第二氧化层包括第一局部、第二局部、第三局部，第一局部覆盖圆柱体的上表面，第二局部覆盖圆柱体的侧面，第三局部覆盖TEOS层的上表面；
[0026]在第二氧化层的外表面制作HfO2层，HfO2层包括第一区域、第二区域、第三区域；第一区域覆盖第二氧化层的第一局部的上表面，第二区域覆盖第二氧化层的第二局部的外表面，第三区域覆盖第二氧化层的第三局部的上表面；
[0027]在第二氧化层的第三区域的上表面淀积形成金属区；
[0028]将金属区刻蚀成栅极金属部，栅极金属部包括第一侧台阶和第二侧台阶，第一侧台阶和第二侧台阶分别设置于圆柱体的两侧，第一侧台阶的宽度大于第二侧台阶的宽度。
[0029]较佳地，制造方法还包括：
[0030]将HfO2层的暴露于外部的部分刻蚀去除；
[0031]淀积TEOS至预设高度以形成第一TEOS填充部；
[0032]在圆柱体的上方刻蚀形成第一圆柱形孔，第一圆柱形孔的直径小于圆柱体的直径，第一圆柱形孔连通至圆柱体的上表面；在圆柱体的两侧分别刻蚀形成第三圆柱形孔和第四圆柱形孔，第三圆柱形孔连通至第一侧台阶的上表面，第四圆柱形孔连通至SOI层的上表面；
[0033]在SOI层中制作第一硅化物区，第一硅化物区与第四圆柱形孔的底面连接，在圆柱体的顶部制作第二硅化物区，第二硅化物区与第一圆柱形孔的底面连接；
[0034]在第一圆柱形孔内制作第一TiN层，在第三圆柱形孔内制作第二TiN层，在第四圆柱形孔内制作第三TiN层；
[0035]在第一圆柱形孔、第三圆柱形孔和第四圆柱形孔内淀积填充金属以分别形成第三金属引线、第一金属引线和第二金属引线。
[0036]本专利技术还提供一种垂直非易失存储元件，包括SOI层、垂直逻辑单元、垂直存储单元；垂直逻辑单元用于控制垂直存储单元的读写操作；
[0037]垂直逻辑单元设置于SOI层的上方，垂直存储单元设置于垂直逻辑单元的上方，垂直逻辑单元具有GAA结构，垂直存储单元包括ONO结构。
[0038]较佳地，垂直逻辑单元为圆柱形，垂直存储单元为圆柱形，
[0039]垂直非易失存储元件还包括栅极金属部，栅极金属部的外形为柱状，栅极金属部围绕垂直逻辑单元设置，栅极金属部的轴线与垂直逻辑单元的轴线不重合。
[0040]较佳地，栅极金属部围绕垂直逻辑单元设置，栅极金属部包括第一侧台阶和第二侧台阶，第一侧台阶和第二侧台阶分别设置于垂直逻辑单元的两侧，第一侧台阶的宽度大于第二侧台阶的宽度。
[0041]较佳地，ONO结构包括第四氧化层、电介质层和第五氧化层；
[0042]电介质层包括SiN层或HfO2层。
[0043]本专利技术的积极进步效果在于：本专利技术基于GAA结构大幅度降低了存储单元的漏电流，减小了存储单元的面积。
附图说明
[0044]图1为本专利技术的一较佳实施例的垂直非易失存储元件的制造方法制作形成的垂直非易失存储元件的结构示意图。
[0045]图2为本专利技术的一较佳实施例的垂直非易失存储元件的制造方法的流程图。
[0046]图3为本专利技术的一较佳实施例的垂直非易失存储元件的制造方法的步骤S1的流程图。
[0047]图4为本专利技术的一较佳实施例的垂直非易失存储元件的制造方法制造形成第一SiC层的示意图。
[0048]图5为本专利技术的一较佳实施例的垂直非易失存储元件的制造方法制造形成P型硅层的示意图。
[0049]图6为本专利技术的一较佳实施例的垂直非易失存储元件的制造方法制造形成第二SiC层的示意图。
[0050]图7为本专利技术的一较佳实施例的垂直非易失存储元件的制造方法制造形成第四氧化层的示意图。
[0051]图8为本专利技术的一较佳实施例的垂直非易失存储元件的制造方法制造形成电介质层的示意图。
[0052]图9为本专利技术的一较佳实施例的垂直非易失存储元件的制造方法制造形成第五氧化层的示意图。
[0053]图10为本专利技术的一较佳实施例的垂直非易失存储元件的制造方法制造形成第一氧化层的示意图。
[0054]图11为本专利技术的一较佳实施例的垂直非易失存储元件的制造方法形成圆柱体的示意图。
[0055]图12为本专利技术的一较佳实施例的垂直非易失存储元件的制造方法制造形成的圆柱体的俯视图。
[0本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种垂直非易失存储元件的制造方法，其特征在于，所述垂直非易失存储元件包括SOI层、垂直逻辑单元、垂直存储单元；所述垂直逻辑单元用于控制所述垂直存储单元的读写操作；所述制造方法包括以下步骤：采用外延生长的方式制作所述垂直逻辑单元和所述垂直存储单元，所述垂直逻辑单元设置于所述SOI层的上方，所述垂直存储单元设置于所述垂直逻辑单元的上方，所述垂直逻辑单元具有GAA结构，所述垂直存储单元包括ONO结构。2.如权利要求1所述的垂直非易失存储元件的制造方法，其特征在于，采用外延生长的方式制作所述垂直逻辑单元和所述垂直存储单元的步骤包括：在所述SOI层的上方依次外延生长若干外延层，若干所述外延层构成第一外延体区，若干所述外延层包括所述垂直逻辑单元对应的所述外延层，若干所述外延层还包括所述ONO结构对应的所述外延层；对所述第一外延体区刻蚀以形成一圆柱体。3.如权利要求2所述的垂直非易失存储元件的制造方法，其特征在于，在所述SOI层的上方依次外延生长若干外延层的步骤包括：在所述SOI层的上方外延生长第一SiC层；在所述第一SiC层的上方外延生长P型硅层；在所述P型硅层的上方外延生长第二SiC层；在所述第二SiC层的上方淀积第四氧化层；在所述第四氧化层的上方制作电介质层；在所述电介质层的上方制作第五氧化层；所述第一SiC层、所述P型硅层、所述第二SiC层、所述第四氧化层、所述电介质层和所述第五氧化层构成所述第一外延体区；所述垂直存储单元对应的所述外延层包括所述第一SiC层、所述P型硅层、所述第二SiC层；所述ONO结构对应的所述外延层包括所述第四氧化层、所述电介质层和所述第五氧化层。4.如权利要求2所述垂直非易失存储元件的制造方法，其特征在于，所述制造方法还包括：制作栅极金属部，所述栅极金属部的外形为柱状，所述栅极金属部的轴线与所述圆柱体的轴线不重合。5.如权利要求4所述垂直非易失存储元件的制造方法，其特征在于，制作栅极金属部的步骤包括：在所述SOI层的暴露面淀积形成TEOS层，所述SOI层的暴露面为所述SOI层的延伸至所述圆柱体的外部的区域的上表面；淀积形成第二氧化层，所述第二氧化层包括第一局部、第二局部、第三局部，所述第一局部覆盖所述圆柱体的上表面，所述第二局部覆盖所述圆柱体的侧面，所述第三局部覆盖所述TEOS层的上表面；在所述第二氧化层的外表面制作HfO2层，所述HfO2层包括第一区域、第二区域、第三区
域；所述第一区域覆盖所述第二氧化层的所述第一局部的上表面，所述第二区域覆盖所述...

【专利技术属性】
技术研发人员：刘金营，
申请(专利权)人：上海先进半导体制造有限公司，
类型：发明
国别省市：