全快闪存储器阵列伺服器的节点信息交换管理方法与设备技术

本发明专利技术提供一种用以进行全快闪存储器阵列(简称AFA)伺服器的节点信息交换管理的方法及AFA伺服器，该方法包含：利用运行在该AFA伺服器的多个节点中的任一节点上的多个程序模块中的一硬件管理器模块来控制该任一节点的一硬件层中的多个硬件组件，以建立该任一节点和该多个节点中的一远端节点之间的一主机板管理控制器路径；利用至少二通信路径来交换该任一节点和该远端节点的各自的节点信息，以依据节点信息控制该AFA伺服器的高可用性架构，来持续地提供服务给该AFA伺服器的用户；以及因应任一通信路径的故障，利用剩余的通信路径来交换节点信息。来交换节点信息。来交换节点信息。

【技术实现步骤摘要】
全快闪存储器阵列伺服器的节点信息交换管理方法与设备


[0001]本专利技术有关于存储器控制，尤指一种用以进行全快闪存储器阵列(All Flash Array，简称AFA)伺服器的节点信息交换(node information exchange)管理的方法以及相关设备(apparatus)诸如AFA伺服器及其控制电路等。

技术介绍

[0002]数据储存伺服器可以被设置为储存一个或多个用户的用户数据，并且在现有技术中已经提出了针对数据储存伺服器的各种控制方法，以便给用户带来良好的用户体验。由于快闪存储器(Flash memory)已经被广泛应用于各种数据储存装置诸如固态硬碟(solid state drive,SSD)等，现有技术中提出将数据储存伺服器用快闪存储器作为其储存介质的快闪存储器类型数据储存伺服器来实现，例如其中安装有多个SSD的AFA伺服器。但是，可能会出现某些问题。例如，存取该多个SSD中的任一SSD的快闪存储器的管理会很复杂。为了确保这个SSD中的快闪存储器的存取控制符合相关规范，这个SSD中的快闪存储器的控制器通常配备有某些管理机制以妥善地管理其内部操作。虽然SSD制造商可能试着使SSD看起来像是替代硬式磁碟机(HDD)的不错的解决方案，但是SSD的某些特性与HDD完全不同。如此一来，上述控制方法对于安装有多个SSD的AFA伺服器可能变得不适合或无效，进而导致AFA伺服器的整体效能下降。因此，需要以在没有副作用或较不会带来副作用的情况下提供一种新颖的方法和相关的架构来解决这些问题。

技术实现思路

[0003]本专利技术之一目的在于提供一种用以进行一全快闪存储器阵列(All Flash Array，简称AFA)伺服器的节点信息交换管理的方法与相关设备(例如AFA伺服器及其控制电路等)，以解决上述的问题。
[0004]本专利技术之另一目的在于提供一种用以进行AFA伺服器的节点信息交换管理的方法与相关设备(例如AFA伺服器及其控制电路等)，以保护AFA伺服器中的数据并且确保其正确的高可用性(high availability,HA)控制。
[0005]本专利技术的至少一实施例揭示了一种用以进行一全快闪存储器阵列(All Flash Array,AFA)伺服器的节点信息交换管理的方法，该方法包含：利用运行在该全快闪存储器阵列伺服器的多个节点中的任一节点上的多个程序模块中的一硬件管理器模块来控制该任一节点的一硬件层中的多个硬件组件，以建立该任一节点和该多个节点中的一远端节点之间的一主机板管理控制器(Board Management Controller,BMC)路径，其中该任一节点的该硬件层中的该多个硬件组件包含一主机板管理控制器，以及该主机板管理控制器路径是建立于该任一节点的该主机板管理控制器以及该远端节点的一对应的主机板管理控制器之间；利用至少二通信路径来交换该任一节点和该远端节点的各自的节点信息，以依据该任一节点和该远端节点的所述各自的节点信息控制该全快闪存储器阵列伺服器的高可用性(high availability,HA)架构，来持续地提供服务给该全快闪存储器阵列伺服器的用
户，其中该至少二通信路径包含一非透明网桥(Non
‑
Transparent Bridge,NTB)路径以及该主机板管理控制器路径，以及该非透明网桥路径是建立于该任一节点的一非透明网桥通信电路以及该远端节点的一对应的非透明网桥通信电路之间；以及因应该至少二通信路径中的任一通信路径的故障，利用该至少二通信路径中的至少一剩余的通信路径来交换该任一节点和该远端节点的所述各自的节点信息，以依据该任一节点和该远端节点的所述各自的节点信息控制该全快闪存储器阵列伺服器的该高可用性架构，来持续地提供该服务给该用户。
[0006]本专利技术的至少一实施例揭示了一种全快闪存储器阵列(All Flash Array,AFA)伺服器，其包含多个节点以及多个储存装置。该多个节点的任一节点包含至少一处理器以及多个硬件组件，其中该至少一处理器用以在多个程序模块的控制下控制该任一节点的操作，而该多个硬件组件在该任一节点的一硬件层中，以及该任一节点的该硬件层中的该多个硬件组件包含一主机板管理控制器以及一非透明网桥通信电路。该多个储存装置包含多组储存装置，以供为该全快闪存储器阵列伺服器储存数据。举例来说：该任一节点利用运行在该任一节点上的该多个程序模块中的一硬件管理器模块来控制该任一节点的该硬件层中的该多个硬件组件，以建立该任一节点和该多个节点中的一远端节点之间的一主机板管理控制器路径，其中该主机板管理控制器路径是建立于该任一节点的该主机板管理控制器以及该远端节点的一对应的主机板管理控制器之间；该任一节点和该远端节点利用至少二通信路径来交换该任一节点和该远端节点的各自的节点信息，以依据该任一节点和该远端节点之所述各自的节点信息控制该全快闪存储器阵列伺服器的高可用性架构，来持续地提供服务给该全快闪存储器阵列伺服器的用户，其中该至少二通信路径包含一非透明网桥路径以及该主机板管理控制器路径，以及该非透明网桥路径是建立于该任一节点的该非透明网桥通信电路以及该远端节点的一对应的非透明网桥通信电路之间；以及因应该至少二通信路径中的任一通信路径的故障，该任一节点和该远端节点利用该至少二通信路径中的至少一剩余的通信路径来交换该任一节点和该远端节点的所述各自的节点信息，以依据该任一节点和该远端节点的所述各自的节点信息控制该全快闪存储器阵列伺服器的该高可用性架构，来持续地提供该服务给该用户。
[0007]本专利技术的方法和相关设备(例如AFA伺服器及其控制电路等)可以提高整体效能，并依据该方法的多种控制方案保护数据，尤其是要保证该AFA伺服器的正确的高可用性控制。另外，本专利技术的方法和相关设备可以在没有副作用或较不会带来副作用的情况下解决现有技术所产生的问题。
附图说明
[0008]图1是依据本专利技术一实施例的一全快闪存储器阵列(All Flash Array，简称AFA)伺服器的示意图。
[0009]图2是依据本专利技术一实施例中如图1所示的该AFA伺服器的某些实施细节的示意图。
[0010]图3是依据本专利技术一实施例所绘示的如图1所示的该AFA伺服器的一双节点架构的示意图。
[0011]图4是依据本专利技术一实施例所绘示的如图1所示的多个节点的任一节点中的某些
程序模块的示意图。
[0012]图5是依据本专利技术一实施例所绘示的一种用以进行一AFA伺服器诸如图1所示的AFA伺服器的节点信息交换(node information exchange)管理的方法的一写入控制方案的示意图。
[0013]图6是依据本专利技术一实施例所绘示的用以进行该AFA伺服器的节点信息交换管理的方法的一碟交换(disk switching)控制方案的示意图。
[0014]图7是依据本专利技术一实施例所绘示的用以进行该AFA伺服器的节点信息交换管理的方法的一角色信息交换(role information exchange)控制方案的示意图。
本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种用以进行一全快闪存储器阵列(All Flash Array,AFA)伺服器的节点信息交换管理的方法，该方法包含：利用运行在该全快闪存储器阵列伺服器的多个节点中的任一节点上的多个程序模块中的一硬件管理器模块来控制该任一节点的一硬件层中的多个硬件组件，以建立该任一节点和该多个节点中的一远端节点之间的一主机板管理控制器(Board Management Controller,BMC)路径，其中该任一节点的该硬件层中的该多个硬件组件包含一主机板管理控制器，以及该主机板管理控制器路径是建立于该任一节点的该主机板管理控制器以及该远端节点的一对应的主机板管理控制器之间；利用至少二通信路径来交换该任一节点和该远端节点之各自的节点信息，以依据该任一节点和该远端节点之所述各自的节点信息控制该全快闪存储器阵列伺服器的高可用性(high availability,HA)架构，来持续地提供服务给该全快闪存储器阵列伺服器的用户，其中该至少二通信路径包含一非透明网桥(Non
‑
Transparent Bridge,NTB)路径以及该主机板管理控制器路径，以及该非透明网桥路径是建立于该任一节点的一非透明网桥通信电路以及该远端节点的一对应的非透明网桥通信电路之间；以及因应该至少二通信路径中的任一通信路径的故障，利用该至少二通信路径中的至少一剩余的通信路径来交换该任一节点和该远端节点之所述各自的节点信息，以依据该任一节点和该远端节点之所述各自的节点信息控制该全快闪存储器阵列伺服器的该高可用性架构，来持续地提供该服务给该用户。2.如权利要求1所述的方法，其特征在于，该任一节点的该硬件层中的该多个硬件组件另包含一暂存器电路；以及该任一节点利用该暂存器电路储存该任一节点的节点信息以及该远端节点的节点信息的其中一者或多者。3.如权利要求1所述的方法，其特征在于，该任一节点的该硬件层中的该多个硬件组件另包含一暂存器电路；以及该远端节点透过该主机板管理控制器路径将该远端节点的节点信息写入至该任一节点的该暂存器电路，以供该任一节点读取。4.如权利要求3所述的方法，其特征在于，该任一节点透过该主机板管理控制器路径将该任一节点的节点信息写入至该远端节点的一对应的暂存器电路，以供该远端节点读取。5.如权利要求1所述的方法，其特征在于，该任一节点的该硬件层中的该多个硬件组件另包含一暂存器电路；以及该任一节点透过该主机板管理控制器路径将该任一节点的节点信息写入至该远端节点的一对应的暂存器电路，以供该远端节点读取。6.如权利要求1所述的方法，其特征在于，该任一节点的该硬件层中的该多个硬件组件另包含一暂存器电路；以及该任一节点将该任一节点的节点信息写入至该任一节点的该暂存器电路，以供该远端节点透过该主机板管理控制器路径读取。...

【专利技术属性】
技术研发人员：苏政嘉，
申请(专利权)人：慧荣科技股份有限公司，
类型：发明
国别省市：