用于诸如微控制器之类的低成本集成电路的模式选择电路制造技术

本发明专利技术涉及用于诸如微控制器之类的低成本集成电路的模式选择电路。在一种形式中，集成电路包括负电压检测器电路和逻辑电路。负电压检测器电路具有耦合至电源电压端子的电源输入端、耦合至接地电压端子的接地输入端、耦合至第一信号端子的第一输入端、耦合至第二信号端子的第二输入端、以及输出端，该输出端用于在当所述第二信号端子上的信号处于第一预定逻辑状态时第一信号端子上的电压比接地电压端子上的电压小了至少预定量的情况下提供使能信号。逻辑电路具有用于接收使能信号的输入端。该逻辑电路响应于使能信号的激活而改变集成电路的操作。集成电路的操作。集成电路的操作。

【技术实现步骤摘要】
用于诸如微控制器之类的低成本集成电路的模式选择电路


[0001]本公开总体上涉及集成电路，并且更具体涉及提供用户可选择模式的低成本集成电路(诸如微控制器(MCU))。

技术介绍

[0002]微控制器(MCU)是将计算机系统的主要组件(即中央处理单元(CPU)、存储器和输入/输出(I/O)外围电路)组合在单个集成电路芯片上的集成电路。现代MCU由于其低成本而在各种各样的消费类产品(诸如移动电话、家用电器、汽车组件等)中都是有用的。造成MCU成本的一些因素包括硅管芯面积、输入和/或输出端子的数量、使用的制造工艺技术等。在MCU上可用的特征范围与其产品成本之间存在权衡，从而限制了给定MCU可以使用的应用范围。
附图说明
[0003]图1以框图的形式图示出现有技术中已知的集成电路MCU；
[0004]图2以框图形式图示出根据实施例的具有负电压检测器电路的集成电路MCU；
[0005]图3以局部框图和局部示意图形式图示出图2的负电压检测器电路；
[0006]图4以示意图形式图示出现有技术中已知的负电压检测器电路。
[0007]在不同附图中，相同的附图标记的使用指示相似或相同的项。除非另有说明，否则词语“耦合的”及其相关联的动词形式包括通过本领域已知的手段的直接连接和间接电连接，并且除非另有说明，否则对直接连接的任何描述也暗示使用合适形式的间接电连接的替代实施例。
具体实施方式
[0008]在一种形式中，集成电路包括负电压检测器电路和逻辑电路。负电压检测器电路具有耦合至电源电压端子的电源输入端、耦合至接地电压端子的接地输入端、耦合至第一信号端子的第一输入端、耦合至第二信号端子的第二输入端，以及输出端，该输出端用于在第二信号端子上的信号处于第一预定逻辑状态的情况下第一信号端子上的电压比接地电压端子上的电压小了至少预定量时提供使能信号。该逻辑电路具有用于接收使能信号的输入端。该逻辑电路响应于使能信号的激活而改变集成电路的操作。
[0009]在另一形式中，集成电路包括负电压检测器电路、第一电路、和第二电路。负电压检测器电路具有耦合至电源电压端子的电源输入端、耦合至接地电压端子的接地输入端、耦合至第一信号端子的第一输入端、第一输出端和第二输出端，第一输出端用于在第一信号端子上的电压比接地电压端子上的电压小了至少预定量时提供第一电压域的、处于活动状态的第一低于接地逻辑信号，第二输出端用于在第一信号端子上的电压比接地电压端子上的电压小了至少预定量时提供第二电压域的、处于活动状态的第二低于接地逻辑信号。第一电路在第一电压域中操作并且具有用于接收第一低于接地逻辑信号的输入端，并且响
应于第一低于接地逻辑信号的激活而改变其操作。第二电路在第一电压域中操作并且具有用于接收第二低于接地逻辑信号的输入端，第二电路响应于第二低于接地逻辑信号的激活而改变其操作。
[0010]在又一种形式中，电路包括低于接地检测器电路、第一输出电路、和使能电路。低于接地检测器电路具有耦合至第一信号端子的输入端并且具有输出端，该输出端用于在第一信号端子上的电压比接地电压端子上的电压小了至少预定量时提供处于第一逻辑状态的输出电压。第一输出电路响应于输出电压处于第一逻辑状态而提供第一功率域的、处于活动状态的第一低于接地逻辑信号。使能电路耦合至第二信号端子并且在第二信号端子处于第二逻辑状态时禁用第一输出电路。
[0011]在又一种形式中，操作集成电路的方法包括检测集成电路的第一输入/输出端口端子上的电压是否比接地电压端子上的电压小了至少预定量。响应于第二输入/输出端口端子的逻辑状态而启用检测。响应于检测到集成电路的第一输入/输出端口端子上的电压比接地电压端子上的电压小了至少预定量而激活第一功率域的第一低于接地逻辑信号。响应于第一低于接地逻辑信号的激活而改变集成电路的第一电路的操作。
[0012]图1以框图的形式图示出现有技术中已知的集成电路MCU 100。MCU 100总体上包括CPU系统110、时钟单元120、能量管理电路130、外围总线140、一组串行接口150、一组I/O端口160、一组定时器和计数器170、一组模拟接口180、以及安全模块190。
[0013]CPU系统110包括将CPU核111、总线桥113、闪存114、随机存取存储器(RAM)115、调试电路116、以及直接存储器存取控制器(DMAC)117互连的CPU总线112。CPU系统110包括CPU总线112，CPU总线112与外围总线140分开以隔离由CPU核111发起的到本地设备和存储器的事务而不影响在外围总线140上的通信量。总线桥113是允许CPU总线112与外围总线140之间的跨总线传输的电路。CPU系统110提供闪存114，该闪存114用于对可以从外部源被引导加载的程序代码、以及当MCU400被断电时需要保存的参数的非易失性存储。RAM 115提供用于由CPU核111使用的工作存储器。调试电路116提供具有对CPU核111上的寄存器的访问权的程序跟踪能力以供进行软件调试。DMAC 117提供可编程直接存储器访问通道以将CPU核111从外围设备与存储器之间的例行数据移动任务中转移。
[0014]MCU 100包括使其适用于各种通用的嵌入式应用的一组外围设备。外围总线140将总线桥113、时钟单元120、能量管理电路130、串行接口150、I/O端口160、定时器和计数器170、模拟接口180、以及安全模块190互连。串行接口150中的串行接口根据各种同步和异步面向字符的协议和串行协议操作。I/O端口160是一组通用输入/输出电路，这些通用输入/输出电路具有可被编程为用于特定功能或保持对于用于通用操作的软件可用的端子。定时器和计数器170提供对于嵌入式控制有用的各种可编程定时和事件计数功能，并且包括看门狗定时器(watchdog timer)和实时时钟。模拟接口180包括用于精确的模拟输入信号测量的模拟比较器和模数转换器(ADC)。安全模块190提供对于在安全环境中的数据通信和存储有用的加密功能。
[0015]一般而言，MCU 100集成CPU系统110和用于各种各样的应用环境的若干外围设备，并且MCU 100适用于功率非常低的操作。为了促进低功率操作，MCU 100包括能量管理电路130，该能量管理电路130提供若干可编程功能以支持极低功率操作。例如，能量管理电路130可以包括电压调节器，以提供对于内部操作速度是足够的但在电压上又低到足以降低
功耗的精确内部电源电压。它还可以包括掉电检测器以及低功率上电复位电路，该掉电检测器被设计成当功耗过高时迫使MCU 100进入复位。
[0016]此外，MCU 100包括时钟单元120，时钟单元420具有MCU 100用于支持其低功率模式的各种时钟和时钟功能。例如，时钟单元120可包括基于晶体基准(crystal reference)的高频振荡器，以及允许待机与保持存活(keep
‑
alive)操作的较低精度完全集成的电阻器
本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种集成电路，包括：负电压检测器电路，所述负电压检测器电路具有耦合至电源电压端子的电源输入端、耦合至接地电压端子的接地输入端、耦合至第一信号端子的第一输入端、耦合至第二信号端子的第二输入端、以及输出端，所述输出端用于在所述第二信号端子上的信号处于第一预定逻辑状态的情况下所述第一信号端子上的电压比所述接地电压端子上的电压小了至少预定量时提供使能信号；以及逻辑电路，所述逻辑电路具有用于接收所述使能信号的输入端，所述逻辑电路响应于所述使能信号的激活而改变所述集成电路的操作。2.如权利要求1所述的集成电路，其特征在于，所述负电压检测器电路选择性地在所述第二信号端子上的信号处于第一预定逻辑状态时检测所述第一信号端子上的电压是否比所述接地电压端子上的电压小了至少所述预定量，并且在所述第二信号端子上的信号处于第二预定逻辑状态时保持所述使能信号不激活。3.如权利要求2所述的集成电路，其特征在于，所述负电压检测器电路通过以下操作来检测所述第一信号端子上的电压是否比所述接地电压端子上的电压小了至少所述预定量：使晶体管选择性地导通以改变输出电容器上的电压，并且使用滞后缓冲器基于所述输出电容器上的电压来提供所述负电压检测器电路的输出。4.如权利要求2所述的集成电路，其特征在于，所述负电压检测器电路通过以下操作来检测所述第一信号端子上的电压是否比所述接地电压端子上的电压小了至少所述预定量：在选择性地导通以改变输出电容器上的电压的晶体管的控制电极上形成参考电压，并且基于所述输出电容器上的电压来提供所述负电压检测器电路的输出，并对所述晶体管的所述控制电极上的电压进行低通滤波。5.如权利要求1所述的集成电路，其特征在于，所述负电压检测器电路包括：低于接地检测器电路，所述低于接地检测器电路具有耦合至所述第一信号端子的输入端、以及用于在所述第一信号端子上的电压比所述接地电压端子上的电压小了至少所述预定量时提供处于第一逻辑状态的输出电压的输出端；第一输出电路，所述第一输出电路用于响应于所述输出电压处于所述第一逻辑状态而提供第一功率域的、处于活动状态的第一低于接地逻辑信号；以及第二输出电路，所述第二输出电路用于响应于所述输出电压处于所述第一逻辑状态而提供第二功率域的、处于活动状态的第一低于接地逻辑信号。6.如权利要求5所述的集成电路，其特征在于，所述低于接地检测器电路包括：晶体管，所述晶体管具有第一电流电极、控制电极、和耦合至所述第一信号端子的第二电流电极；偏置电路，所述偏置电路用于对所述晶体管的所述第一电流电极和所述控制电极进行偏置，使得所述晶体管在电源瞬变期间保持不导通，并且在所述电源瞬变之后、当所述第一信号端子上的电压比所述接地电压端子上的电压小了至少所述预定量时变为导通；输出电容器，所述输出电容器具有耦合至所述晶体管的所述第一电流电极的第一端子、以及耦合至所述接地电压端子的第二端子；以及反相缓冲器，所述反相缓冲器具有耦合至所述晶体管的所述第一电流电极的输入端、以及用于提供所述输出电压的输出端子。
7.如权利要求6所述的集成电路，其特征在于，所述偏置电路包括：晶体管，所述晶体管具有耦合至所述电源电压端子的第一电流电极、耦合至所述输出电容器的第一端子的控制电极、和第二电流电极；第一电阻器，所述第一电阻器具有耦合至所述晶体管的所述第二电流电极的第一端子、和第二端子；第二电阻器，所述第二电阻器具有耦合至所述第一电阻器的第二端子的第一端子和耦合至所述接地电压端子的第二端子；电容器，所述电容器具有耦合至所述第一电阻器的第二端子的第一端子和耦合至所述接地电压端子的第二端子；以及第三电阻器，所述第三电阻器具有耦合至所述电源电压端子的第一端子和耦合至所述晶体管的所述控制电极的第二端子。8.如权利要求1所述的集成电路，其特征在于，所述集成电路是微控制器，所述微控制器包括：中央处理单元CPU核，所述中央处理单元CPU核耦合至CPU总线；总线桥，所述总线桥具有耦合至所述CPU总线的第一端口、以及耦合至外围总线的第二端口；以及输入/输出端口电路，所述输入/输出端口电路耦合至所述外围总线并且耦合至所述第一信号端子并且耦合至所述第二信号端子。9.如权利要求8所述的集成电路，其特征在于，所述逻辑电路包括：测试模式控制器，所述测试模式控制器耦合至所述负电压检测器电路并且具有用于接收所述使能信号的输入端，所述测试模式控制器响应于所述使能信号的激活而改变所述微控制器的操作。10.如权利要求8所述的集成电路，其特征在于，所述逻辑电路包括：非易失性存储器，所述存储器耦合至所述负电压检测器电路并且具有用于接收所述使能信号的输入端，所述非易失性存储器响应于所述使能信号的激活而针对写操作被启用。11.一种集成电路，包括：负电压检测器电路，所述负电压检测器电路具有耦合至电源电压端子的电源输入端、耦合至接地电压端子的接地输入端、耦合至第一信号端子的第一输入端、第一输出端、和第二输出端，所述第一输出端用于在所述第一信号端子上的电压比所述接地电压端子上的电压小了至少预定量时提供第一电压域的、处于活动状态的第一低于接地逻辑信号，所述第二输出端用于在所述第一信号端子上的电压比所述接地电压端子上的电压小了至少所述预定量时提供第二电压域的、处于活动状态的第二低于接地逻辑信号；第一电路，所述第一电路在所述第一电压域中操作，所述第一电路具有用于接收所述第一低于接地逻辑信号的输入端，所述第一电路响应于所述第一低于接地逻辑信号的激活而改变所述第一电路的操作；以及第二电路，所述第二电路在所述第二电压域中操作，所述第二电路具有用于接收所述第二低于接地逻辑信号的输入端，所述第二电路响应于所述第二低于接地逻辑信号的激活而改变所述第二电路的操作...

【专利技术属性】
技术研发人员：R，
申请(专利权)人：硅实验室股份有限公司，
类型：发明
国别省市：