交错模数转换器系统技术方案

本公开的实施例涉及一种交错模数转换器系统。该交错模数转换器系统包括：第一模数转换器，具有用于在第一时间段期间对模拟信号进行采样的输入，用于提供数字信号的输出以及用于接收第一电源电压的电源端子；第二模数转换器，具有用于在第二时间段期间对模拟信号进行采样的输入，用于提供数字信号的输出以及用于接收第二电源电压的电源端子；第一偏差估计器，用于估计第一模数转换器的偏差值；第二偏差估计器，用于估计第二模数转换器的偏差值；以及比较器，用于比较偏差值，响应于比较器的第一输出值而调整第一电源电压，并且响应于比较器的第二输出值而调整第二电源电压。较器的第二输出值而调整第二电源电压。较器的第二输出值而调整第二电源电压。

【技术实现步骤摘要】
交错模数转换器系统


[0001]本公开一般涉及消除模数转换器(ADC)中的偏差失配(skew mismatch)的系统和方法。

技术介绍

[0002]时间交错是一种技术，其允许使用多个ADC以比每个单个数据转换器的操作采样速率更快的速率将模拟输入信号处理成数字输出信号。时间交错包括对M个相同ADC的并行阵列进行时分复用(如图1中所示)，以实现更高的净采样速率102(f
s
，其中采样周期T
s
＝1/f
s
)，即使该阵列中的每个ADC实际上以f
s
/M的较低速率进行采样(和转换)。因此，例如，可以通过使四个10比特/100MSPS(每秒百万次采样)ADC交错来实现10比特/400MSPS ADC。
[0003]图1是包括多个ADC的交错ADC 100，包括ADC1、ADC2...ADC
M
。ADC 100可以包括任意数目的ADC。ADC的输入耦合在一起，以通过模拟开关前端电路装置104选择性地接收输入电压V
IN
。通过数字输出多路复用器电路装置106将ADC的输出对应地选择性地耦合在一起，以生成表示输入模拟信号V
IN
的复合输出数字信号D
OUT
。交错ADC 100具有fs的有效采样速率102，而每个单个ADC具有f
s
/M的采样速率。
[0004]在图1中，模拟输入V
IN
(t)由“M”个ADC采样，并且产生组合的数字输出数据系列D
OUT
。ADC1首先对V
IN
(t0)采样，然后开始将其转换成n比特数字表示。T
s
秒之后，ADC2对V
IN
(t0+T
s
)进行采样，并且开始将其转换成n比特数字表示形式。然后，T
s
秒后，ADC3将对V
IN
(t0+2T
s
)进行采样，等等。在ADC
M
对V
IN
(t0+(M
‑
1)
×
T
s
)进行采样之后，下一个采样周期将从ADC1对V
IN
(t0+M
×
T
s
)采样开始。
[0005]当ADC的n比特输出以与采样操作相同的顺序依次可用时，这些数字n比特字由图1右侧所示的解复用器收集。在这里，生成重新组合的数据输出序列D
OUT
(t0+L)、D
OUT
(t0+L+T
s
)、D
OUT
(t0+L+2T
s
)...。“L”表示每个单个ADC的固定转换时间，并且该重新组合的数据序列是具有采样速率f
s
的n比特数据系列。因此，尽管各个ADC(通常被称为“通道”)是以f
s
/M采样的n比特ADC，但交错ADC 100等效于以f
s
采样的单个n比特ADC。输入模拟信号V
IN
由交错ADC 100中的ADC分别处理，然后在输出处重新集合以形成输入V
IN
的高数据速率表示D
OUT
。
[0006]图2示出了针对M＝4情况的具有单个时钟信号的时钟方案的一个示例。交错ADC中每个单个ADC的采样速率是f
s
/M，所得到的时间交错ADC的采样速率102是f
s
。
[0007]如所示的，虽然可以相对于交错ADC中的单个ADC的采样速率增加交错ADC的采样速率，但是由于单个ADC之间性能的相对差异，数字输出信号的精确度可能会降低。例如，各个ADC之间的偏移(offset)、增益和偏差(skew)(当通道中的一些通道早于或晚于指定时间间隔采样时，出现采样时间偏差)的相对差异都可能降低交错ADC的整体重新集合数字输出信号的精确度。

技术实现思路

[0008]基于上述，本公开旨在克服或者减轻上述现有技术中存在的至少一个或多个技术
问题。
[0009]在本公开的第一方面，提供一种交错模数转换器(“ADC”)系统包括：第一ADC，具有被配置成在第一时间段期间对模拟信号进行采样的输入，被配置成在第一时间段期间提供表示模拟信号的数字信号的输出，以及被配置成接收第一电源电压的电源端子；第二ADC，具有被配置成在不同于第一时间段的第二时间段期间对模拟信号进行采样的输入，被配置成在第二时间段期间提供表示模拟信号的数字信号的输出，以及被配置成接收第二电源电压的电源端子；第一偏差估计器，被配置成估计第一ADC的偏差值；第二偏差估计器，被配置成估计第二ADC的偏差值；以及比较器电路，被配置成将第一ADC的偏差值与第二ADC的偏差值进行比较，响应于比较器电路的第一输出值而调整第一电源电压，并且响应于比较器电路的第二输出值而调整第二电源电压。
[0010]在一些实施例中，第一偏差估计器可以包括与第一ADC相关联的第一偏差估计器寄存器，并且其中第二偏差估计器可以包括与第二ADC相关联的第二偏差估计器寄存器。
[0011]在一些实施例中，ADC系统还可以包括：第一电压调节器，被配置成向第一ADC提供第一电源电压；以及第二电压调节器，被配置成向第二ADC提供第二电源电压。
[0012]在一些实施例中，第一电压调节器包括具有LDO控制寄存器的低压差(LDO)电压调节器，并且其中第二电压调节器包括具有LDO控制寄存器的低压差(LDO)电压调节器。
[0013]在一些实施例中，比较器电路包括数字处理器。
[0014]在一些实施例中，比较器电路被配置成：在ADC系统的初始操作模式期间，调整第一电源电压或第二电源电压中的至少一个。
[0015]在一些实施例中，比较器电路被配置成：在检测到ADC系统的环境条件改变之后，重新调整第一电源电压或第二电源电压中的至少一个。
[0016]在本公开的第二方面，提供一种交错模数转换器(“ADC”)系统，其包括：多个ADC，具有输入、输出和电源端子，该输入被配置成在专用时间段期间对模拟信号进行采样，该输出被配置成在专用时间段期间提供表示模拟信号的数字信号，以及该电源端子被配置成接收电源电压；多个偏差估计器，被配置成估计多个ADC中的每个ADC的偏差值；以及比较器电路，被配置成比较多个ADC的偏差值中的至少两个偏差值，并且响应于比较器电路的输出信号而调整ADC中的至少一个ADC的电源电压。
[0017]在一些实施例中，多个偏差估计器中的每个偏差估计器包括与多个ADC中的对应一个ADC相关联的偏差估计器寄存器。
[0018]在一些实施例中，ADC系统还包括多个电压调节器，多个电压调节器被配置成向多个ADC提供电源电压。
[0019]在一些实施例中，多个电压调节器中的每个电压调节器包括具有LDO控制寄存器的低压差(L本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种交错模数转换器系统，其特征在于，包括：第一模数转换器，具有输入，被配置成在第一时间段期间对模拟信号进行采样；输出，被配置成在所述第一时间段期间提供表示所述模拟信号的数字信号；以及电源端子，被配置成接收第一电源电压；第二模数转换器，具有输入，被配置成在不同于所述第一时间段的第二时间段期间对所述模拟信号进行采样；输出，被配置成在所述第二时间段期间提供表示所述模拟信号的数字信号；以及电源端子，被配置成接收第二电源电压；第一偏差估计器，被配置成估计所述第一模数转换器的偏差值；第二偏差估计器，被配置成估计所述第二模数转换器的偏差值；以及比较器电路，被配置成将所述第一模数转换器的所述偏差值与所述第二模数转换器的所述偏差值进行比较，响应于所述比较器电路的第一输出值而调整所述第一电源电压，并且响应于所述比较器电路的第二输出值而调整所述第二电源电压。2.根据权利要求1所述的交错模数转换器系统，其特征在于，所述第一偏差估计器包括与所述第一模数转换器相关联的第一偏差估计器寄存器，并且其中所述第二偏差估计器包括与所述第二模数转换器相关联的第二偏差估计器寄存器。3.根据权利要求1所述的交错模数转换器系统，其特征在于，所述模数转换器系统还包括：第一电压调节器，被配置成向所述第一模数转换器提供所述第一电源电压；以及第二电压调节器，被配置成向所述第二模数转换器提供所述第二电源电压。4.根据权利要求3所述的交错模数转换器系统，其特征在于，所述第一电压调节器包括具有LDO控制寄存器的低压差LDO电压调节器，并且其中所述第二电压调节器包括具有LDO控制寄存器的低压差LDO电压调节器。5.根据权利要求1所述的交错模数转换器系统，其特征在于，所述比较器电路包括数字处理器。6.根据权利要求1所述的交错模数转换器系统，其特征在于，所述比较器电路被配置成：在所述模数转换器系统的初始操作模式期间，调整所述第一电源电压或所述第...

【专利技术属性】
技术研发人员：O，
申请(专利权)人：意法半导体有限公司，
类型：新型
国别省市：