改进的用于RF应用的转印制造技术

一种用于RF应用的半导体结构，包括：目标衬底；在所述目标衬底上微转印(μTP)的氮化镓(GaN)小芯片，其中，所述小芯片包括GaN器件和虚设金属层。

【技术实现步骤摘要】
改进的用于RF应用的转印
本专利技术涉及用于射频(RF)应用的半导体结构，并且具体地涉及在目标衬底上包括微转印的氮化镓(GaN)小芯片的半导体结构。
技术介绍
与其他半导体(例如，硅(Si)和砷化镓(GaAs))相比，GaN是一种相对较新的技术，但它已成为RF、耗电应用(例如，长距离或高端功率水平下传输信号所需的那些应用)的首选技术。GaN晶体管提供高功率密度、高工作温度、改进的效率、低导通电阻，并且它们可以在20kHz至300GHz范围内的不同频带中工作。图1示出了GaN晶体管2的截面的示意图。GaN层4形成在高电阻率(HR)硅衬底6和氮化铝镓(AlGaN)缓冲层8上。GaN的n个重掺杂(n++)区域10连接到金属触点12(漏极和源极)。栅极14通过薄氮化铝(AIN)层16与GaN层4隔离。绝缘体上硅(S0I)技术用于半导体制造(尤其是微电子学)，以通过具有分层的硅-绝缘体-硅衬底结构(而非块体Si)来减小寄生电容。SOI互补金属氧化物半导体(CMOS)由于其低泄漏能力，在低功率RF收发器的设计中为模拟和数字RF混合电路提供较低功耗。为了在高功率应用中实现GaN和S0I两者的一些优势，已经尝试使用沟槽刻蚀隔离GaN晶体管来在SOI上生长GaN。需要仔细的应变工程来控制生长期间晶片中累积的应力。备选地，可以使用微转印(μTP)[1]将GaN器件从同质/源晶片转移到目标SOI晶片。在此过程中，将GaN器件从其生长的同质衬底上分离/提起，并将其重新附着在SOI衬底上。小芯片是一(小)块芯片，同质衬底已经被去除。R.Lerner等人，“HeterogeneousIntegrationofMicroscaleGalliumNitrideTransistorsbyMicro-Transfer-Printing”，2016年IEEE第66届电子组件和技术会议，第1186-1189页。
技术实现思路
本专利技术的各方面提供了如在所附权利要求中阐述的用于RF应用的半导体结构以及形成这种半导体结构的方法。现在将参考附图仅以示例的方式描述本专利技术的优选实施例。附图说明图1是硅衬底上的GaN晶体管的示意性截面图；图2示出了硅衬底上的GaN晶体管的截面序列，其示出了微转印期间的释放过程；图3是由于机械应力而挠曲的GaN小芯片的示意性截面图；图4a是不具有虚设金属层的GaN小芯片的示意性俯视图；图4b是具有虚设金属层的GaN小芯片的示意性俯视图；图5a是不具有虚设金属层的第二GaN小芯片的示意性俯视图；图5b是具有虚设金属层的第二GaN小芯片的示意性俯视图；图6是包括在SOI晶片上微转印的GaN小芯片的半导体结构的示意性截面图；以及图7是示出了形成用于RF应用的半导体结构的方法的步骤的流程图。具体实施方式本文描述的实施例提供了一种用于RF应用的半导体结构。例如，该半导体结构可以是低噪声放大器(LNA)或单刀双掷(SPDT)开关。半导体结构包括目标衬底(优选为SOI晶片或管芯)以及在所述目标衬底上微转印的GaN小芯片，其中，所述小芯片包括GaN器件(通常为GaN晶体管，例如，伪晶型高电子迁移率晶体管：p-HEMT)和虚设金属层。虚设金属层增加了小芯片的机械强度，从而可以在微转印过程期间减少翘曲并防止破裂。如上所述，小芯片是一(小)块芯片，其同质衬底已经被去除。在用于RF应用的半导体结构中，GaN层和缓冲层需要是薄的以便满足规格标准。然而，由于小芯片在转移到SOI晶片期间从下层的硅衬底释放时，小芯片的弯曲量较大，因此薄的GaN小芯片使微转印更加困难。μTPGaN小芯片可以包括具有小于3μm的组合厚度的缓冲层(例如，AlGaN)和GaN层。例如，缓冲层可以具有1μm的厚度，并且顶部的GaN层可以具有1.8μm的厚度，使得组合厚度仅为2.8μm。这可能比用于高功率应用的GaN半导体结构的厚度薄得多，该高功率应用适合现有的微转印技术，其中，单独的GaN层通常具有5μm的厚度。虚设金属层可以具有0.3μm至4μm范围内的厚度，并且优选地为1.25μm的厚度，该厚度可以提供足够的机械强度。对于具有1μm至2μm范围内厚度的虚设金属层，已经发现了在小芯片的机械强度方面的有利性质。本文中的“虚设”是指以下事实：虚设金属层不用于形成任何电连接，并且不(显著)影响最终器件性能。GaN器件一般包括用于电连接至GaN器件(即，用于电连接至GaN层中的掺杂区)的器件金属层，并且虚设金属层不接触器件金属层。可以有利地在GaN器件后端堆叠的顶部金属层中形成虚设金属层和器件金属层两者，并且在图案化顶部金属层时将它们分开。例如，虚设金属层和器件金属层之间的间隙可以具有至少10μm的宽度，以避免可能负面影响器件性能的电容效应。对于在低于5GHz的频率下工作的设备，可以使用较小的间隙，而对于高频应用(例如，＞20GHz)，至少30μm的间隙可以是优选的。对于GaN晶体管，器件金属层包括金属触点，例如，源极、漏极和栅极触点。虚设金属层和器件金属层可以被布置为使得金属基本上均匀地分布在所述μTPGaN小芯片上。将金属均匀地分布在GaN小芯片上可以改善小芯片的机械性质，并进一步减少微转印期间缺陷的发生。为此目的，虚设金属层也可以基本上对称地布置在所述μTPGaN小芯片上。虚设金属层和/或器件金属层可以具有x和/或y对称性。为了增加GaN小芯片的机械强度，用金属覆盖小芯片的大部分表面积可以是有利的。虚设金属层和器件金属层可以一起覆盖μTPGaN小芯片的总表面积的20％至90％。SOI晶片可以是200mm(8英寸)的薄SOI晶片，其适合用于RF应用的半导体结构。在SOI晶片上进行GaN的微转印可以实现具有较短互连的单片设计，这可以防止芯片和衬底之间的损耗和跃迁。当进行微转印时，可以将一个或多个小芯片(每个均包含一个或多个GaN器件)从同质硅衬底上提起并放置在SOI晶片上。SOI晶片可以包括在顶部上的钝化层，GaN小芯片可以附着至该钝化层。μTPGaN小芯片可以通过胶层附着到SOI晶片。本文还描述了形成用于RF应用的半导体结构的方法的实施例。该方法包括：提供包括一个或多个GaN器件和虚设金属层的GaN小芯片，以及将GaN小芯片微转印到SOI晶片上。提供步骤可以包括：沉积金属层(通常是顶部金属层)，并图案化该金属层，以形成虚设金属层，并形成包括用于电连接至所述GaN器件的金属触点的器件金属层。图2示出了GaN小芯片从同质硅衬底释放的步骤中的一些。蚀刻GaN器件的后端堆叠的钝化层和介电层，以露出小芯片周围的下层GaN层。然后执行GaN蚀刻以隔离GaN小芯片，随后沉积封装层(例如，SiN)以保护该小芯片。蚀刻封装层以露出GaN小芯片的顶部金属，以便在转印之后形成与SOI晶片的连接。在小芯片周围执行另一GaN蚀刻以露出下层的硅衬底，随后通过蚀刻GaN小芯片下方的硅衬底来使该小芯片释放。在释放之后，可以将GaN小本文档来自技高网...

【技术保护点】
1.一种用于RF应用的半导体结构，包括：/n目标衬底；/n在所述目标衬底上微转印(μTP)的氮化镓(GaN)小芯片，其中，所述小芯片包括GaN器件和虚设金属层。/n

【技术特征摘要】
20200228 GB 2002895.71.一种用于RF应用的半导体结构，包括：
目标衬底；
在所述目标衬底上微转印(μTP)的氮化镓(GaN)小芯片，其中，所述小芯片包括GaN器件和虚设金属层。


2.根据权利要求1所述的半导体结构，其中，所述目标衬底是绝缘体上硅(SOI)晶片或管芯。


3.根据权利要求1所述的半导体结构，其中，所述μTPGaN小芯片包括缓冲层和在所述缓冲层上的GaN层，并且其中，所述缓冲层和所述GaN层的组合厚度小于3μm。


4.根据权利要求3所述的半导体结构，其中，所述GaN层具有1.8μm的厚度。


5.根据权利要求1所述的半导体结构，其中，所述虚设金属层具有0.3μm至4μm范围内的厚度。


6.根据权利要求1所述的半导体结构，其中，所述虚设金属层具有1.25μm的厚度。


7.根据权利要求1所述的半导体结构，其中，所述虚设金属层基本上对称地布置在所述μTPGaN小芯片上。


8.根据权利要求1所述的半导体结构，其中，所述GaN器件包括器件金属层，所述器件金属层包括用于连接至所述GaN器件的金属触点，并且其中，所述虚设金属层不接触所述器件金属层。
...

【专利技术属性】
技术研发人员：杰罗姆·洛林，伊曼·拉比卜，弗雷德里克·德里列，布莱斯·格朗尚，卢卡斯·伊奥纳普拉特，格雷戈里·乌伦，
申请(专利权)人：XFAB法国有限公司，
类型：发明
国别省市：法国;FR