半导体装置的制造方法制造方法及图纸

本发明专利技术涉及半导体装置的制造方法。半导体装置的制造方法包括孔形成工序、第一填埋工序、第二填埋工序以及蚀刻工序。在孔形成工序中，在层叠于基板上的绝缘膜的区域形成孔。在第一填埋工序中，在孔内将第一导电材料填埋到比构成孔的侧壁的高度低的位置。在第二填埋工序中，在填埋第一导电材料的孔内，通过选择性生长进一步填埋第二导电材料。在蚀刻工序中，通过对第二导电材料进行蚀刻而在孔的上方的位置形成接触垫。

【技术实现步骤摘要】
【国外来华专利技术】半导体装置的制造方法
本公开的各种方面以及实施方式涉及半导体装置的制造方法。
技术介绍
例如，在下述专利文献1中公开了在DRAM(DynamicRandomAccessMemory：动态随机存取存储器)等半导体装置的制造工序中，在用于将电容器和扩散层连接的接触插塞上形成接触垫。接触垫层叠在层叠有阻隔膜的接触插塞上。通过接触垫，能够吸收电容器与接触插塞之间的位置偏移。专利文献1：美国专利申请公开第2018/0040561号说明书
技术实现思路
本公开提供一种半导体装置的制造方法，能够减少接触垫的电阻值。本公开的一方面是半导体装置的制造方法，包括孔形成工序、第一填埋工序、第二填埋工序以及蚀刻工序。在孔形成工序中，在层叠于基板上的绝缘膜的区域形成孔。在第一填埋工序中，在孔内将第一导电材料填埋到比构成孔的侧壁的高度低的位置。在第二填埋工序中，在填埋第一导电材料的孔内通过选择性生长进一步填埋第二导电材料。在蚀刻工序中，通过对第二导电材料进行蚀刻而在孔的上方的位置形成接触垫。根据本公开的各种方面以及实施方式，能够减少接触垫的电阻值。附图说明图1是表示本公开的一个实施方式中的半导体装置的制造方法的一个例子的流程图。图2A是表示本公开的一个实施方式中的半导体装置的制造所使用的晶片的一个例子的俯视图。图2B是图2A所例示的晶片的A-A剖视图。图3A是表示填埋绝缘膜的晶片的一个例子的俯视图。图3B是图3A所例示的晶片的A-A剖视图。>图4是表示层叠有规定图案的掩模膜的晶片的一个例子的俯视图。图5是表示形成有孔的晶片的一个例子的俯视图。图6A是表示在孔内形成有接触插塞的晶片的一个例子的俯视图。图6B是图6A所例示的晶片的A-A剖视图。图7A是表示在孔内填埋第二导电材料的晶片的一个例子的俯视图。图7B是图7A所例示的晶片的A-A剖视图。图8A是表示形成有接触垫19的晶片的一个例子的俯视图。图8B是图8A所例示的晶片的A-A剖视图。图9A是表示形成有基底膜的比较例中的晶片的一个例子的俯视图。图9B是图9A所例示的晶片的A-A剖视图。图10A是表示层叠有阻隔膜的比较例中的晶片的一个例子的俯视图。图10B是图10A所例示的晶片的A-A剖视图。图11A是表示填埋有第二导电材料的比较例中的晶片的一个例子的俯视图。图11B是图11A所例示的晶片的A-A剖视图。图12A是表示形成有接触垫的比较例中的晶片的一个例子的俯视图。图12B是图12A所例示的晶片的A-A剖视图。图13是用于对接触垫的下部中的晶粒的大小的一个例子进行说明的示意图。具体实施方式以下，基于附图对所公开的半导体装置的制造方法的实施方式进行详细说明。此外，并不是通过以下的实施方式限定所公开的半导体装置的制造方法。在现有的DRAM等半导体装置的接触垫的制造方法中，例如，在被绝缘部件包围的孔内，在底部露出的接触插塞上形成有硅化钴等基底膜。而且，在基底膜以及孔的侧壁上层叠氮化钛等阻隔膜。而且，通过在被阻隔膜覆盖的孔内填埋导电材料来形成接触垫。然而，伴随近年来的半导体装置的高密度化，接触垫的宽度有变窄的趋势，接触垫的电阻值有变大的趋势。存在若接触垫的电阻值变大，则流过接触插塞的信号的延迟增加，或者半导体装置的发热、功率消耗增大的情况。因此，本公开提供一种能够减少接触垫的电阻值的技术。[半导体装置的制造方法]图1是表示本公开的一个实施方式中的半导体装置的制造方法的一个例子的流程图。在本实施方式中，通过图1的流程图所示的顺序，制造半导体装置的制造所使用的晶片W。在以下，参照图2～图8对半导体装置的制造方法的一个例子进行说明。首先，准备处理对象的晶片W(S10)。处理对象的晶片W例如是图2A和图2B所示那样的构造。图2A是表示本公开的一个实施方式中的半导体装置的制造所使用的晶片W的一个例子的俯视图，图2B是其A-A剖视图。例如图2A和图2B所示的晶片W具有有源区域10和绝缘区域25，上述有源区域例如是导入了p型杂质的硅等的半导体，上述绝缘区域例如由氧化硅等构成。包括有源区域10和绝缘区域25的部件是基板的一个例子。在有源区域10和绝缘区域25的表面形成有由多晶硅等构成的接触件11，在接触件11上层叠有钨等电极膜12，在电极膜12上层叠有氮化硅膜等绝缘膜13。接触件11、电极膜12以及绝缘膜13的侧面被隔离物14覆盖。隔离物14例如具有氧化硅膜被氮化硅膜夹着的构造。如图2A和图2B所示，例如在y轴方向上隔开规定的间隔地配置具有被隔离物14覆盖的接触件11、电极膜12以及绝缘膜13的构造物30，并且各构造物30在x轴方向上延伸。另外，在y轴方向上邻接的构造物30之间形成有槽部31。接下来，在槽部31填埋绝缘膜15(S11)。绝缘膜15例如是氧化硅。而且，通过CMP(ChemicalMechanicalPolishing：化学机械研磨)等除去多余的绝缘膜15。由此，晶片W成为例如图3A和图3B所示的状态。图3A是表示填埋绝缘膜15的晶片W的一个例子的俯视图，图3B是其A-A剖视图。接下来，沿着掩模图案除去槽部31内的绝缘膜15，形成孔32(S12)。步骤S12是孔形成工序的一个例子。例如，在晶片W上层叠掩模膜16，通过光刻将掩模膜16例如如图4所示那样加工成规定的图案。图4是表示层叠有规定图案的掩模膜16的晶片W的一个例子的俯视图。而且，通过干式蚀刻等沿掩模图案除去槽部31内的绝缘膜15，形成孔32。而且，除去掩模膜16。由此，晶片W成为例如图5那样的状态。图5是表示形成有孔32的晶片W的一个例子的俯视图。图5中的A1-A1截面与图3B同样。另外，图5中的A2-A2截面与图2B同样。由此，在晶片W上形成被隔离物14以及绝缘膜15包围的孔32。接下来，通过在孔32内填埋第一导电材料而在孔32内形成接触插塞17(S13)。步骤S13是第一填埋工序的一个例子。第一导电材料例如是多晶硅。在步骤S13中，将第一导电材料填埋到比构成孔32的侧壁的高度低的位置。由此，晶片W成为例如图6A和图6B所示的状态。图6A是表示在孔32内形成有接触插塞17的晶片W的一个例子的俯视图，图6B是其A-A剖视图。接下来，在填埋第一导电材料的孔32内通过选择性生长填埋第二导电材料18(S14)。步骤S14是第二填埋工序的一个例子。第二导电材料18例如是钨。由此，例如如图7A和图7B所示，在孔32内填埋第二导电材料18。图7A是表示在孔32内填埋第二导电材料18的晶片W的一个例子的俯视图，图7B是其A-A剖视图。在步骤S14中，通过选择性生长在孔32内层叠第二导电材料18。在选择性生长中，在由多晶硅等构成的接触插塞17上生长钨等第二导电材料18，但在氮化硅膜等绝缘膜13以及包括氧化硅膜和氮化硅膜的隔离物14上没有本文档来自技高网...

【技术保护点】
1.一种半导体装置的制造方法，包括：/n孔形成工序，在层叠于基板上的绝缘膜的区域形成孔；/n第一填埋工序，在所述孔内将第一导电材料填埋到比构成所述孔的侧壁的高度低的位置；/n第二填埋工序，在填埋所述第一导电材料的所述孔内，通过选择性生长进一步填埋第二导电材料；以及/n蚀刻工序，通过对所述第二导电材料进行蚀刻而在所述孔的上方的位置形成接触垫。/n

【技术特征摘要】
【国外来华专利技术】20190328 JP 2019-0638001.一种半导体装置的制造方法，包括：
孔形成工序，在层叠于基板上的绝缘膜的区域形成孔；
第一填埋工序，在所述孔内将第一导电材料填埋到比构成所述孔的侧壁的高度低的位置；
第二填埋工序，在填埋所述第一导电材料的所述孔内，通过选择性生长进一步填埋第二导电材料；以及
蚀刻工序，通过对所述第二导电材料进行蚀刻而在所述孔的上方的位置形成接触垫。


2.根据权利要求1所述的半...

【专利技术属性】
技术研发人员：吉备和雄，津田俊武，铃木健二，
申请(专利权)人：东京毅力科创株式会社，
类型：发明
国别省市：日本;JP