半导体封装设备和其制造方法技术

一种半导体封装设备包含第一导电壁、第二导电壁、第一绝缘壁、介电层、第一电极和第二电极。所述第一绝缘壁安置在所述第一导电壁与所述第二导电壁之间。所述介电层具有第一部分，所述第一部分覆盖所述第一导电壁的底表面、所述第二导电壁的底表面和所述第一绝缘壁的底表面。所述第一电极电连接到所述第一导电壁。所述第二电极电连接到所述第二导电壁。

【技术实现步骤摘要】
半导体封装设备和其制造方法
本公开涉及半导体封装设备和其制造方法。
技术介绍
深沟槽电容器通过在硅晶圆中蚀刻沟槽之后填充金属和介电材料形成。缺点是制造深沟槽的能力。由于蚀刻沟槽的工艺限制，因此深沟槽电容器的最大电容受到限制。堆叠式电容器通过交替堆叠金属层和介电层制造，金属层中的每个金属层通过重新分布层(RDL)或通孔进行电连接。制造多个RDL降低了产率，并且对光掩模的需求增加了制造成本。
技术实现思路
在一些实施例中，本公开提供了一种半导体封装设备。所述半导体封装设备包含第一导电壁、第二导电壁、第一绝缘壁、介电层、第一电极和第二电极。所述第一绝缘壁安置在所述第一导电壁与所述第二导电壁之间。所述介电层具有第一部分，所述第一部分覆盖所述第一导电壁的底表面、所述第二导电壁的底表面和所述第一绝缘壁的底表面。所述第一电极电连接到所述第一导电壁。所述第二电极电连接到所述第二导电壁。在一些实施例中，本公开提供了一种半导体封装设备。所述半导体封装设备包含第一导电壁、第二导电壁、绝缘壁、介电层、第一导电通孔、第二导电通孔、第一电极和第二电极。所述绝缘壁安置在所述第一导电壁与所述第二导电壁之间。所述介电层覆盖所述第一导电壁的上表面、所述第二导电壁的上表面和所述绝缘层的上表面。所述第一导电通孔穿透所述介电层并与所述第一导电壁接触。所述第二导电通孔穿透所述介电层并与所述第二导电壁接触。所述第一电极通过所述第一导电通孔电连接到所述第一导电壁。所述第二电极通过所述第二导电通孔电连接到所述第二导电壁。在一些实施例中，本公开提供了一种用于制造半导体封装设备的方法。所述方法包含：提供载体；提供多层结构，所述多层结构包含多个导电壁，其中每两个相邻的导电壁通过安置在所述每两个相邻的导电壁之间的绝缘壁彼此分离；将所述多层结构键合在所述载体上；形成第一电极，所述第一电极电连接到所述每两个相邻的导电壁中的一个导电壁；以及形成第二电极，所述第二电极电连接到所述每两个相邻的导电壁中的另一个导电壁。附图说明当与附图一起阅读以下详细描述时，根据以下详细描述容易地理解本公开的实施例的各方面。注意，各种结构可能未按比例绘制，并且为了讨论的清楚起见，可以任意增加或减小各种结构的尺寸。图1展示了根据本公开的一些实施例的半导体封装设备的横截面视图。图2展示了图1的半导体封装设备的示意图。图3展示了图1的多个半导体封装设备的布置。图4A到图4O展示了根据本公开的一些实施例的制造半导体封装设备的方法的各个阶段。图5A展示了根据本公开的一些实施例的堆叠式结构的横截面视图。图5B展示了根据本公开的一些实施例的堆叠式结构的横截面视图。图5C展示了根据本公开的一些其它实施例的堆叠式结构的横截面视图。图6A和6B展示了根据本公开的一些实施例的形成集成半导体封装设备的方法。贯穿附图和详细描述，使用相同的附图标记来指示相同或类似的部件。根据以下结合附图进行的详细描述将容易理解本公开的实施例。具体实施方式以下公开提供了用于实施所提供主题的不同特征的许多不同实施例或实例。以下描述了组件和布置的具体实例。当然，这些仅仅是实例并且不旨在是限制性的。在本公开中，在以下描述中，对在第二特征之上或上形成或安置第一特征的引用可以包含将第一特征和第二特征形成或安置成直接接触的实施例，并且还可以包含可以在第一特征与第二特征之间形成和安置另外的特征使得第一特征和第二特征可以不直接接触的实施例。另外，本公开可以在各个实例中重复附图标记和/或字母。这种重复是为了简单和清晰的目的并且本身并不指示所讨论的各个实施例和/或配置之间的关系。以下详细讨论了本公开的实施例。然而，应当理解的是，本公开提供了许多可以在各种各样的特定上下文中具体化的适用概念。所讨论的具体实施例仅是说明性的，而不限制本公开的范围。图1展示了根据本公开的一些实施例的半导体封装设备1的横截面视图。在一些实施例中，半导体封装设备1可以用作电容器。半导体封装设备1包含导电壁10和11、绝缘壁12、介电层13、导电层14和导电层15。本公开中使用的术语“壁”可以指竖直板或竖直层。如图1所示，导电壁10和11交替安置并且通过绝缘壁12彼此分离。导电壁10与导电壁11电隔离。导电壁11安置在绝缘壁12之间。绝缘壁12安置在导电壁10与11之间。导电壁10、导电壁11和绝缘壁12一起形成夹层结构。导电壁10和11可以由相同的材料或不同的材料制成，并且可以包含例如但不限于铜(Cu)、铝(Al)、银(Ag)、石墨、金属、合金、非金属导电材料或一或多种其它合适的导电材料。绝缘壁12可以包含例如但不限于氧化物(例如，氧化硅或氧化钛)、氮化物(例如，氮化硅)、聚酰亚胺、碳纳米纤维(CNF)或一或多种其它合适的材料。在一些实施例中，绝缘壁19安置成与导电壁10和11中的最外面的一个导电壁(例如，图1所展示的导电壁10)相邻。绝缘壁19可以包含例如但不限于氧化物(例如，氧化硅或氧化钛)、氮化物(例如，氮化硅)、聚酰亚胺、碳纳米纤维或一或多种其它合适的材料。绝缘壁19和绝缘壁12可以由相同的材料或不同的材料制成。在一些实施例中，半导体壁17可以进一步安置成与绝缘壁19相邻。半导体壁17可以包含一或多种半导电材料。半导体壁17可以包含例如但不限于硅、SiC、Al2O3或一或多种其它合适的材料。半导体壁17可以包含掺杂剂。半导体壁17可以包含n型掺杂剂或p型掺杂剂。半导体壁17可以包含例如但不限于磷(P)或一或多种其它合适的材料。半导体壁17可以包含例如但不限于硼(B)或一或多种其它合适的材料。在一些实施例中，可以省略半导体壁。半导体壁17用于支撑结构并且当涉及更多的导电壁和绝缘壁时可以省略。介电层13具有三个部分131、132和133。介电层13可以包含例如但不限于氧化物(例如，氧化硅或氧化钛)、氮化物(例如，氮化硅)、聚酰亚胺、碳纳米纤维或一或多种其它合适的材料。在一些实施例中，介电层13包含氧化硅、氮化硅、氧化钛或其它介电材料。介电层13的部分131覆盖导电壁10的底表面10b、导电壁11的底表面11b和绝缘壁12的底表面12b。介电层13的部分131与导电壁10的底表面10b、导电壁11的底表面11b和绝缘壁12的底表面12b接触。在一些实施例中，导电壁10的底表面10b、导电壁11的底表面11b和绝缘壁12的底表面12b基本上共面。介电层13的部分132覆盖导电壁10的上表面10u、导电壁11的上表面11u和绝缘壁12的上表面12u。介电层13的部分132与导电壁10的上表面10u、导电壁11的上表面11u和绝缘壁12的上表面12u接触。在一些实施例中，导电壁10的上表面10u、导电壁11的上表面11u和绝缘壁12的上表面12u基本上共面。介电层13的部分133安置成与导电壁11相邻。在一些实施例中，介电层13的部分133安置成与导电壁10和11中的最外面的一个导电壁(例如，图1所本文档来自技高网...

【技术保护点】
1.一种半导体封装设备，其包括：/n第一导电壁；/n第二导电壁；/n第一绝缘壁，所述第一绝缘壁安置在所述第一导电壁与所述第二导电壁之间；/n介电层，所述介电层具有第一部分，所述第一部分覆盖所述第一导电壁的底表面、所述第二导电壁的底表面和所述第一绝缘壁的底表面；/n第一电极，所述第一电极电连接到所述第一导电壁；以及/n第二电极，所述第二电极电连接到所述第二导电壁。/n

【技术特征摘要】
20200226 US 16/802,4651.一种半导体封装设备，其包括：
第一导电壁；
第二导电壁；
第一绝缘壁，所述第一绝缘壁安置在所述第一导电壁与所述第二导电壁之间；
介电层，所述介电层具有第一部分，所述第一部分覆盖所述第一导电壁的底表面、所述第二导电壁的底表面和所述第一绝缘壁的底表面；
第一电极，所述第一电极电连接到所述第一导电壁；以及
第二电极，所述第二电极电连接到所述第二导电壁。


2.根据权利要求1所述的半导体封装设备，其中所述介电层具有第二部分，所述第二部分覆盖所述第一导电壁的上表面、所述第二导电壁的上表面和所述第一绝缘壁的上表面。


3.根据权利要求1所述的半导体封装设备，其中所述第一导电壁、所述第二导电壁和所述第一绝缘壁被所述介电层包封。


4.根据权利要求1所述的半导体封装设备，其进一步包括载体，其中所述介电层的所述第一部分安置在所述载体与所述第一导电壁的所述底表面、所述第二导电壁的所述底表面和所述第一绝缘壁的所述底表面之间。


5.根据权利要求1所述的半导体封装设备，其进一步包括第二绝缘壁，所述第二绝缘壁安置成与所述第一导电壁相邻。


6.根据权利要求5所述的半导体封装设备，其进一步包括半导体壁，所述半导体壁安置成与所述第二绝缘壁相邻。


7.根据权利要求1所述的半导体封装设备，其中所述第一导电壁的所述底表面、所述第二导电壁的所述底表面和所述第一绝缘壁的所述底表面基本上共面。


8.根据权利要求2所述的半导体封装设备，其中所述第一导电壁的所述上表面、所述第二导电壁的所述上表面和所述第一绝缘壁的所述上表面基本上共面。


9.根据权利要求1所述的半导体封装设备，其中所述绝缘壁、所述第一导电壁和所述第二导电壁具有凹凸结构。


10.一种半导体封装设备，其包括：
第一导电壁；
第二导电壁；
绝缘壁，所述绝缘壁安置在所述第一导电壁与所述第二导电壁之间；
介电层，所述介电层覆盖所述第一导电壁的上表面、所述第二导电壁的上表面和所述绝缘层的上表面；

【专利技术属性】
技术研发人员：庄劭萱，张皇贤，黄敏龙，
申请(专利权)人：日月光半导体制造股份有限公司，
类型：发明
国别省市：中国台湾;71