制造半导体器件的方法技术

本公开涉及一种制造半导体器件的方法。在根据一个实施例的制造半导体器件的方法中，在提供包括非易失性存储器、焊盘以及包括有机材料的绝缘膜的半导体晶片之后，使探针接触位于第二区域中的焊盘的表面，并且数据被写入到非易失性存储器。在此，通过对有机材料执行第一热处理来形成绝缘膜。而且，在对半导体晶片执行第二热处理并检查其中被写入数据的非易失性存储器之后，通过使用电镀法来在位于第一区域中的焊盘的表面上形成阻挡层和第一焊料材料。此外，通过对第一焊料材料执行第三热处理来在第一区域中形成凸块电极。

【技术实现步骤摘要】
制造半导体器件的方法相关申请的交叉引用于2020年2月27日提交的日本专利申请No.2020-031649的公开内容(包括说明书、附图和摘要)，通过整体引用并入本文。
本专利技术涉及一种半导体器件及其制造方法，更特别地，本专利技术可以适用于半导体芯片，该半导体芯片具有经过晶片测试过程的非易失性存储器以及凸块电极，该凸块电极与非易失性存储器电连接并且还包括锡(Sn)，并且本专利技术可以适用于半导体芯片的制造方法。
技术介绍
下面列出了公开的技术。[专利文献1]日本未审查专利申请公开No.2009-246218[专利文献2]日本未审查专利申请公开No.2016-92305[专利文献3]日本未审查专利申请公开No.2020-17642存在一种包括焊盘的半导体芯片，该焊盘具有待与探针接触的区域以及经由通过使用电镀法而形成的导电膜在其上形成凸块电极的区域(例如，参见专利文献1的图34)。此外，为了避免在形成包括有机材料的绝缘膜时，由于热处理(加热温度)而导致被写入到存储器电路的数据消失，还存在一种制造半导体器件的方法，该方法包括：在通过对有机材料执行热处理而形成绝缘膜之后，使探针与焊盘的表面接触，并将数据写入到存储器电路(例如，参见专利文献2的图3)。此外，还存在一种包括半导体衬底的半导体芯片，在该半导体衬底上形成绝缘膜，该绝缘膜具有露出待与探针接触的区域的开口部分，以及露出通过使用电镀法在其上形成导电膜的区域的开口部分(例如，参见专利文献3的图13)。专利技术内容本专利技术人已经研究了半导体芯片的小型化(具体地，“变薄”)，该半导体芯片具有经受晶片测试过程的非易失性存储器，以及与非易失性存储器电连接并且还包括锡(Sn)的凸块电极。另外，本专利技术人发现，根据半导体芯片的小型化，存在在晶片测试过程中被写入到非易失性存储器的数据会丢失的可能性。根据本说明书的描述和附图，其他目的和新颖特征将变得显而易见。下面将简要描述本申请中公开的典型实施例。根据一个实施例的制造半导体器件的方法，包括：(a)提供半导体晶片，该半导体晶片包括非易失性存储器、焊盘和包括有机材料的绝缘膜。在此，焊盘的表面具有第一区域和第二区域。并且，通过对有机材料执行第一热处理来形成绝缘膜。而且，该方法包括：(b)在(a)之后，使探针与位于第二区域中的焊盘的表面接触，并将数据写入到非易失性存储器。而且，该方法包括：(c)在(b)之后，对半导体晶片执行第二热处理，并且检查其中被写入数据的非易失性存储器。在此，第二热处理的温度低于第一热处理的温度。并且，每一次的第二热处理的时间比每一次的第一热处理的时间长。而且，该方法包括：(d)在(c)之后，通过使用电镀法在位于第一区域中的焊盘的表面上形成阻挡层。而且，该方法包括：(e)在(d)之后，通过使用电镀法在阻挡层上形成第一焊料材料。此外，该方法包括：(f)在(e)之后，通过对第一焊料材料执行第三热处理，在位于第一区域中的焊盘的表面上经由阻挡层形成凸块电极。在此，第三热处理的温度低于第一热处理的温度。并且，每一次的第三热处理的时间比每一次的第二热处理的时间短。另外，根据另一个实施例的制造半导体器件的方法包括：(a)提供半导体晶片，该半导体晶片包括非易失性存储器、焊盘和包括有机材料的绝缘膜。在此，焊盘的表面具有第一区域和第二区域。并且，通过对有机材料执行第一热处理来形成绝缘膜。并且，第一热处理的温度为300℃至400℃。此外，每一次的第一热处理时间为30分钟至2小时。而且，该方法包括：(b)在(a)之后，使探针与位于第二区域中的焊盘的表面接触，并将数据写入到非易失性存储器。而且，该方法包括：(c)在(b)之后，对半导体晶片执行第二热处理，并且检查其中被写入数据的非易失性存储器。在此，第二热处理的温度为200℃至280℃。并且，每一次的第二热处理的时间是6小时至50小时。而且，该方法包括：(d)在(c)之后，通过使用电镀法在位于第一区域中的焊盘的表面上形成导电膜。而且，该方法包括：(e)在(d)之后，通过使用电镀法在导电膜上形成第一焊料材料。而且，该方法包括：(f)在(e)之后，通过对第一焊料材料执行第三热处理，在位于第一区域中的焊盘的表面上经由导电膜形成凸块电极。在此，第三热处理的温度为100℃至270℃。并且，每一次的第三热处理的时间为数十秒至5分钟。此外，该方法包括：(g)在(f)之后，通过切割半导体晶片来获得具有凸块电极、导电膜、焊盘和非易失性存储器的半导体芯片。根据一个实施例中的制造半导体器件的所述方法，可以提高所述半导体器件的可靠性。根据另一实施例中的制造半导体器件的所述方法，可以提高所述半导体器件的可靠性。附图说明图1是图示根据本实施例的半导体器件的构造的横截面图。图2是在图1的“A”部分处的放大横截面图。图3是半导体芯片在图1的“A”部分处的放大平面图。图4是在图2的“B”部分处的放大横截面图。图5是示出根据本实施例的半导体器件的制造工艺的工艺流程图。图6是根据本实施例的半导体晶片的平面图。图7是半导体芯片在图1的“A”部分处的放大横截面图。图8是接着图7的半导体器件的制造工艺期间的放大横截面图。图9是接着图8的半导体器件的制造工艺期间的放大横截面图。图10是接着图9的半导体器件的制造工艺期间的放大横截面图。图11是接着图10的半导体器件的制造工艺期间的放大横截面图。图12是接着图11的半导体器件的制造工艺期间的放大横截面图。图13是接着图12的半导体器件的制造工艺期间的放大横截面图。图14是接着图13的半导体器件的制造工艺期间的放大横截面图。图15是接着图14的半导体器件的制造工艺期间的放大横截面图。图16是图示根据本实施例的倒装芯片安装工艺的横截面图。图17是接着图16的半导体器件的制造工艺期间的放大横截面图。图18是根据修改示例的半导体器件的局部放大平面图。图19是根据研讨示例的半导体器件的制造工艺期间的放大横截面图。具体实施方式在以下实施例中，当需要时为了方便，将通过分成多个章节或实施例来进行描述，但是除非特别说明，否则它们不是彼此独立的，而是涉及其他实施例的一部分或全部的修改示例、细节、补充说明等。在以下实施例中，元件等的数量(包括元件数目、数值、数量、范围等)不限于具体数目，而是可以不小于或等于具体数目，除非该数目被特意指出并且原则上被明确限制为具体数目。此外，在以下实施例中，不用说，构成的元素(包括元件步骤等)不是必须的，除非它们被特意指明的情况以及原则上认为它们显然必要的情况。类似地，在以下的实施例中，当提到组件等的形状、位置关系等时，假定形状等基本上与形状等近似或相似，除非它们被特意指明的情况以及原则上认为它们显而易见的情况等。这对于上述的数值和范围也是一样。将基于附图对以下实施例进行说明。在用于说明实施例的所有附图中，具有相同功能的构本文档来自技高网...

【技术保护点】
1.一种制造半导体器件的方法，包括：/n(a)提供半导体晶片，所述半导体晶片包括：/n半导体衬底；/n非易失性存储器，形成在所述半导体衬底中；/n焊盘，形成在所述半导体衬底上并且与所述非易失性存储器电连接，并且所述焊盘包括铝；以及/n绝缘膜，形成在所述半导体衬底上并且包括有机材料，其中所述焊盘的表面具有：/n第一区域，在所述绝缘膜的第一开口部分中露出；以及/n第二区域，在所述绝缘膜的与所述第一开口部分不同的第二开口部分中露出，并且/n其中通过对所述有机材料执行第一热处理来形成所述绝缘膜；/n(b)在所述(a)之后，通过使探针接触位于所述第二区域中的所述焊盘的表面来将数据写入到所述非易失性存储器；/n(c)在所述(b)之后，对所述半导体晶片执行第二热处理，并检查在所述(b)中被写入所述数据的所述非易失性存储器，/n其中所述第二热处理的温度低于所述第一热处理的温度，并且/n其中每一次的所述第二热处理的时间比每一次的所述第一热处理的时间长；/n(d)在所述(c)之后，通过使用电镀法在位于所述第一区域中的所述焊盘的表面上形成包括镍的阻挡层；/n(e)在所述(d)之后，通过使用所述电镀法在所述阻挡层上形成包括锡的第一焊料材料；以及/n(f)在所述(e)之后，通过对所述第一焊料材料执行第三热处理，在位于所述第一区域中的所述焊盘的表面上经由所述阻挡层形成凸块电极，/n其中所述第三热处理的温度低于所述第一热处理的温度，并且/n其中每一次的所述第三热处理的时间短于每一次的所述第二热处理的时间。/n...

【技术特征摘要】
20200227 JP 2020-0316491.一种制造半导体器件的方法，包括：
(a)提供半导体晶片，所述半导体晶片包括：
半导体衬底；
非易失性存储器，形成在所述半导体衬底中；
焊盘，形成在所述半导体衬底上并且与所述非易失性存储器电连接，并且所述焊盘包括铝；以及
绝缘膜，形成在所述半导体衬底上并且包括有机材料，其中所述焊盘的表面具有：
第一区域，在所述绝缘膜的第一开口部分中露出；以及
第二区域，在所述绝缘膜的与所述第一开口部分不同的第二开口部分中露出，并且
其中通过对所述有机材料执行第一热处理来形成所述绝缘膜；
(b)在所述(a)之后，通过使探针接触位于所述第二区域中的所述焊盘的表面来将数据写入到所述非易失性存储器；
(c)在所述(b)之后，对所述半导体晶片执行第二热处理，并检查在所述(b)中被写入所述数据的所述非易失性存储器，
其中所述第二热处理的温度低于所述第一热处理的温度，并且
其中每一次的所述第二热处理的时间比每一次的所述第一热处理的时间长；
(d)在所述(c)之后，通过使用电镀法在位于所述第一区域中的所述焊盘的表面上形成包括镍的阻挡层；
(e)在所述(d)之后，通过使用所述电镀法在所述阻挡层上形成包括锡的第一焊料材料；以及
(f)在所述(e)之后，通过对所述第一焊料材料执行第三热处理，在位于所述第一区域中的所述焊盘的表面上经由所述阻挡层形成凸块电极，
其中所述第三热处理的温度低于所述第一热处理的温度，并且
其中每一次的所述第三热处理的时间短于每一次的所述第二热处理的时间。


2.根据权利要求1所述的方法，
其中所述非易失性存储器包括：
浮置栅极电极，经由包括氧化硅的隧道氧化膜形成在所述半导体衬底上；
控制栅极电极，经由由氧化硅制成的层间绝缘膜以及由氧化硅和氮化硅制成的层间绝缘膜中的一者形成在所述浮置栅极电极上；
源极区域，形成在所述半导体衬底的第一部分中，所述第一部分位于所述浮置栅极电极的一侧；以及
漏极区域，形成在所述半导体衬底的第二部分中，所述第二部分位于所述浮置栅极电极的另一侧，并且
其中所述隧道氧化膜的厚度小于或等于10nm。


3.根据权利要求2所述的方法，还包括：
(g)在所述(c)之后且在所述(d)之前，通过使用PVD(物理气相沉积)方法，在所述半导体衬底上形成种子层，
其中在位于所述第二区域中的所述焊盘的所述表面被掩模覆盖的状态下、以及在位于所述第一区域中的所述焊盘的所述表面从所述掩模中露出的状态下，执行所述(d)和所述(e)中的每一者，以及
其中在所述(e)之后且在所述(f)之前，去除所述种子层从所述第一焊料材料和所述阻挡层中的每一者中露出的部分。


4.根据权利要求3所述的方法，还包括：
(h)在所述(f)之后，通过切割所述半导体晶片，获得半导体芯片，所述半导体芯片具有所述凸块电极、所述阻挡层、所述焊盘和所述非易失性存储器；以及
(i)在所述(h)之后，将通过所述(h)获得的所述半导体芯片经由所述凸块电极安装在中介层上，
其中在所述(i)中，垂直负载被施加到所述半导体芯片。


5.根据权利要求4所述的方法，还包括：
(j)在所述(i)之后，利用具有多种填料的树脂来密封在所述半导体芯片和所述中介层之间的间隙。


6.根据权利要求5所述的方法，
其中所述中介层具有：
上表面，所述半导体芯片安装在所述上表面上；
下表面，与所述上表面相对；以及
凸台，形成在所述下表面上，
其中根据权利要求5所述的方法，还包括：
(k)在所述(j)之后，在所述凸台上形成包括锡的第二焊料材料；以及
(l)在所述(k)之后，通过对所述第二焊料材料执行第四热处理，在所述凸台上形成外部连接端子，
其中所述第四热处理的温度为100℃至270℃，以及
其中每一次的所述第四热处理的时间为数十秒至5分钟。


7.一种制造半导体器件的方法，包括：
(a)提供半导体晶片，所述半导体晶片包括：
半导体衬底；
非易失性存储器，形成在所述半导体衬底中；
焊盘，形成在所述半导体衬底上并且与所述非易失性存储器电连接，并且所述焊盘包括铝；以及
绝缘膜，形成在所述半导体衬底上并且包括有机材料，其中所述焊盘的表面具有：
第一区域，在所述绝缘膜的第一开口部分中露出；和
第二区域，在所述绝缘膜的与所述第一开口部分不同的第二开口部分中露出，
其中在将所述有机材料布置在所述半导体衬底上之后，通过对所述有机材料执行第一热处理来形成所述绝缘膜，
其中所述第一热处理的温度为300℃至400℃，并且
其中每...

【专利技术属性】
技术研发人员：佐藤嘉昭，椀泽光伸，松本明，出口善宣，齐藤健太郎，
申请(专利权)人：瑞萨电子株式会社，
类型：发明
国别省市：日本;JP