一种预防JTAG总线短路的装置制造方法及图纸

本实用新型专利技术提供一种预防JTAG总线短路的装置，包括JTAG连接器、BMC、烧录器及待烧录器件；JTAG连接器包括电源管脚、接地管脚及功能管脚；JTAG连接器的电源管脚、接地管脚及功能管脚与烧录器及待烧录器件连接；JTAG连接器的电源管脚与BMC连接，BMC连接有开关模块，开关模块与JTAG连接器的功能管脚及电源管脚均连接。本实用新型专利技术提供的预防JTAG总线短路的装置，在应用JTAG总线烧录芯片时，可在管脚接错时，切断JTAG总线的功能管脚，避免烧录器或待烧录器件本身的损坏，减少开发产品的时间与成本。

【技术实现步骤摘要】
一种预防JTAG总线短路的装置
本技术属于电路调试
，具体涉及一种预防JTAG总线短路的装置。
技术介绍
BMC，是BaseboardManagementController的简称，基板管理控制器。JTAG，是JointTestActionGroup的简称，联合测试工作组,是一种国际标准测试协议，兼容IEEE1149.1，主要用于芯片内部测试。ADC，是AnalogtoDigitalConverter的简称，模拟数字转换。GPIO，是General-purposeinput/output的简称，通用输入输出。CPLD，是ComplexProgrammableLogicDevice的简称，是复杂可编程逻辑器件。一般使用相关产品的时候，使用线缆型的烧录器对元器件烧录文件时，常需要使用JTAG总线。我们用线缆烧录器将JTAG总线连结到元器件所需的烧录脚位，将烧录文件载入烧录软件，再进行元器件烧录的工作。一般在使用JTAG总线烧录的过程中，必须非常小心脚位的连接，如果连接的脚位不对，如JTAG总线的3.3V与GND短路时，会造成烧录治具或被烧录元器件本身的损坏。此为现有技术的不足，因此，针对现有技术中的上述缺陷，提供一种预防JTAG总线短路的装置，是非常有必要的。
技术实现思路
针对现有技术的上述使用JTAG总线烧录的过程，若脚位连不对，会造成烧录治具或被烧录元器件本身损坏的缺陷，本技术提供一种预防JTAG总线短路的装置，以解决上述技术问题。本技术提供一种预防JTAG总线短路的装置，包括JTAG连接器、BMC、烧录器及待烧录器件；JTAG连接器包括电源管脚、接地管脚及功能管脚；JTAG连接器的电源管脚、接地管脚及功能管脚与烧录器及待烧录器件连接；JTAG连接器的电源管脚与BMC连接，BMC连接有开关模块，开关模块与JTAG连接器的功能管脚及电源管脚均连接。BMC监控JTAG连接器电源管脚的电流，当电流过大时，BMC快速的断开JTAG连接器电源管脚与外接电源的信号，避免JTAG连接器与电源信号对地GND短路，烧坏烧录器及待烧录器件。进一步地，JTAG连接器的功能管脚包括时钟管脚TCK、模式选择管脚TMS、输入管脚TDI以及输出管脚TDO；JTAG连接器的时钟管脚TCK、模式选择管脚TMS、输入管脚TDI以及输出管脚TDO均与烧录器及待烧录器件连接。进一步地，BMC包括模数转换管脚ADC和GPIO管脚；BMC的模数转换管脚ADC与JTAG连接器的电源管脚连接；BMC的GPIO管脚与开关模块连接。进一步地，开关模块采用N沟道MOS管Q1；N沟道MOS管Q1的栅极与BMC的GPIO管脚连接；N沟道MOS管Q1的漏极与外部电源、JTAG连接器的功能管脚及电源管脚连接；N沟道MOS管Q1的源极接地。进一步地，外部电源采用3.3V；JTAG连接器的电源管脚为3.3V电源管脚。进一步地，烧录器采用CPLD烧录器。进一步地，待烧录器件采用CPLD。正常情况下，即烧录器的连接方法正确时，BMC的ADC管脚侦测JTAG连接器上面的3.3V电源信号准位的电流无异常，BMC将设定好的GPIO信号拉低在0V；导通，JTAG连接器与N沟道MOS管Q1漏极相接的3.3V与JTAG连接器连通，JTAG连接器可以正常工作；当烧录器的连接方法错误时，如烧录器的3.3V电源管脚被接至JTAG连接器的接地管脚GND，而烧录器的接地管脚GND被接至JTAG连接器上面的3.3V电源管脚，造成JTAG总线信号与GND短路，则BMC会侦测到ADC管脚的电流超过设定的电流阈值，此时，BMC将GPIO管脚拉高到3.3V，N沟道MOS管Q1连接的JTAG总线与3.3V电源信号会被强制拉低至0V，从而避免烧录器与待烧录器件的损坏。本技术的有益效果在于，本技术提供的预防JTAG总线短路的装置，在应用JTAG总线烧录芯片时，可在管脚接错时，切断JTAG总线的功能管脚，避免烧录器或待烧录器件本身的损坏，减少开发产品的时间与成本。此外，本技术设计原理可靠，结构简单，具有非常广泛的应用前景。由此可见，本技术与现有技术相比，具有实质性特点和进步，其实施的有益效果也是显而易见的。附图说明为了更清楚地说明本技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，对于本领域普通技术人员而言，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1是本技术的预防JTAG总线短路的装置连接示意图；图2是本技术的预防JTAG总线短路的装置的电路示意图；图中，1-JTAG连接器；2-BMC；3-烧录器；4-待烧录器件；5-开关模块；TCK-时钟管脚；TMS-模式选择管脚；TDI-输入管脚；TDO-输出管脚；ADC-模数转换管脚；Q1-N沟道MOS管。具体实施方式为了使本
的人员更好地理解本技术中的技术方案，下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本技术一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本技术保护的范围。实施例1：如图1所示，本技术提供一种预防JTAG总线短路的装置，包括JTAG连接器1、BMC2、烧录器3及待烧录器件4；JTAG连接器1包括电源管脚、接地管脚及功能管脚；JTAG连接器1的电源管脚、接地管脚及功能管脚与烧录器3及待烧录器件4连接；JTAG连接器1的电源管脚与BMC2连接，BMC2连接有开关模块5，开关模块5与JTAG连接器1的功能管脚及电源管脚均连接。在某些实施例中，JTAG连接器1的功能管脚包括时钟管脚TCK、模式选择管脚TMS、输入管脚TDI以及输出管脚TDO；JTAG连接器1的时钟管脚TCK、模式选择管脚TMS、输入管脚TDI以及输出管脚TDO均与烧录器3及待烧录器件4连接。在某些实施例中，BMC2包括模数转换管脚ADC和GPIO管脚；BMC2的模数转换管脚ADC与JTAG连接器1的电源管脚连接；BMC2的GPIO管脚与开关模块5连接；开关模块5采用N沟道MOS管Q1；N沟道MOS管Q1的栅极与BMC2的GPIO管脚连接；N沟道MOS管Q1的漏极与外部电源、JTAG连接器1的功能管脚及电源管脚连接；N沟道MOS管Q1的源极接地。在某些实施例中，外部电源采用3.3V；JTAG连接器1的电源管脚为3.3V电源管脚。在某些实施例中，烧录器3采用CPLD烧录器；待烧录器件4采本文档来自技高网...

【技术保护点】
1.一种预防JTAG总线短路的装置，其特征在于，包括JTAG连接器(1)、BMC(2)、烧录器(3)及待烧录器件(4)；/nJTAG连接器(1)包括电源管脚、接地管脚及功能管脚；/nJTAG连接器(1)的电源管脚、接地管脚及功能管脚与烧录器(3)及待烧录器件(4)连接；/nJTAG连接器(1)的电源管脚与BMC(2)连接，BMC(2)连接有开关模块(5)，开关模块(5)与JTAG连接器(1)的功能管脚及电源管脚均连接。/n

【技术特征摘要】
1.一种预防JTAG总线短路的装置，其特征在于，包括JTAG连接器(1)、BMC(2)、烧录器(3)及待烧录器件(4)；
JTAG连接器(1)包括电源管脚、接地管脚及功能管脚；
JTAG连接器(1)的电源管脚、接地管脚及功能管脚与烧录器(3)及待烧录器件(4)连接；
JTAG连接器(1)的电源管脚与BMC(2)连接，BMC(2)连接有开关模块(5)，开关模块(5)与JTAG连接器(1)的功能管脚及电源管脚均连接。


2.如权利要求1所述的预防JTAG总线短路的装置，其特征在于，JTAG连接器(1)的功能管脚包括时钟管脚TCK、模式选择管脚TMS、输入管脚TDI以及输出管脚TDO；
JTAG连接器(1)的时钟管脚TCK、模式选择管脚TMS、输入管脚TDI以及输出管脚TDO均与烧录器(3)及待烧录器件(4)连接。


3.如权利要求1所述的预防JTAG总线短路的装置，其特征在于，BMC(2)包括模数转换管...

【专利技术属性】
技术研发人员：陈冠嘉，
申请(专利权)人：苏州浪潮智能科技有限公司，
类型：新型
国别省市：江苏;32