半导体元件的形成方法技术

半导体元件的形成方法。一种多层光阻、其形成方法、以及以其图案化目标层。在一实施例中，形成方法包括沉积反射膜堆叠于目标层上，反射膜堆叠包括第一材料和第二材料的交替膜层，第一材料具有比第二材料更高的折射率；沉积光敏层于反射膜堆叠上；图案化光敏层以形成第一开口，露出反射膜堆叠，图案化光敏层包括将光敏层暴露于图案化能量源，反射膜堆叠反射至少一部分的图案化能量源至光敏层的背侧；通过第一开口图案化反射膜堆叠以形成第二开口，露出目标层；以及通过第二开口图案化目标层。

【技术实现步骤摘要】
半导体元件的形成方法
本申请实施例涉及半导体结构及其形成方法，特别是涉及光阻的形成。
技术介绍
半导体元件是使用于各种电子应用中，例如私人电脑、手机、数码相机、以及其他电子设备。半导体元件的制造通常借由依序地在半导体基底上沉积绝缘或介电层、导电层、以及半导体层的材料，接着使用微影图案化各种材料层以形成电路组件及其上的部件。半导体业界借由持续减少最小特征尺寸以持续改善各种电子组件(例如晶体管、二极管、电阻器、电容器等)的整合密度(integrationdensity)，其允许更多组件被整合于一给定面积中。
技术实现思路
一种半导体元件的形成方法，包括：沉积反射膜堆叠于目标层上，反射膜堆叠包括第一材料和第二材料的交替膜层，第一材料具有比第二材料更高的折射率；沉积光敏(photosensitive)层于反射膜堆叠上；图案化光敏层以形成第一开口，露出反射膜堆叠，其中图案化光敏层包括将光敏层暴露于图案化能量源，其中反射膜堆叠反射至少一部分的图案化能量源至光敏层的背侧；通过第一开口图案化反射膜堆叠以形成第二开口，露出目标层；以及通过第二开口图案化目标层。一种半导体元件的形成方法，包括：形成多层光阻，其中形成多层光阻包括：形成反射膜堆叠，其包括第一反射材料和第二反射材料的交替膜层，其中第一反射材料的折射率对第二反射材料的折射率的比例是由1.05至1.10；以及形成光敏层于反射膜堆叠的交替膜层上；图案化光敏层和反射膜堆叠；以及使用反射膜堆叠作为遮罩以图案化目标层。一种半导体元件的形成方法，包括：形成反射膜堆叠，其包括第一材料和第二材料的交替膜层，第一材料不同于第二材料；将光敏层的前侧暴露于辐射束，辐射束包括极紫外辐射，其中辐射束的一部分由反射膜堆叠的第一材料和第二材料之间的界面反射至光敏层的背侧；将光敏层暴露于显影剂以移除一部分的光敏层，露出反射膜堆叠；使用光敏层作为遮罩以蚀刻反射膜堆叠；以及使用反射膜堆叠作为遮罩以蚀刻反射膜堆叠下方的目标层，其中目标层包括半导体材料、导电层、或介电层。附图说明以下将配合所附图示详述本公开实施例的各面向。应注意的是，依据在业界的标准做法，各种特征并未按照比例绘制。事实上，可任意地放大或缩小各种元件的尺寸，以清楚地表现出本公开实施例的特征。图1至图5是根据一些实施例，绘示出制造半导体元件的中间阶段的剖面示意图。其中，附图标记说明如下：100：半导体基底101：半导体元件102：目标层104：反射膜堆叠104A：高折射率膜104B：低折射率膜106：光敏层108：辐射束110：开口具体实施方式以下公开提供了许多的实施例或范例，用于实施本申请的不同部件。组件和配置的具体范例描述如下，以简化本公开实施例。当然，这些仅仅是范例，并非用以限定本公开实施例。举例来说，叙述中提及第一部件形成于第二部件之上，可包括形成第一和第二部件直接接触的实施例，也可包括额外的部件形成于第一和第二部件之间，使得第一和第二部件不直接接触的实施例。另外，本公开可在各种范例中重复元件符号及/或字母。这样重复是为了简化和清楚的目的，其本身并非主导所讨论各种实施例及/或配置之间的关系。再者，此处可使用空间上相关的用语，如“在…之下”、“下方的”、“低于”、“在…上方”、“上方的”和类似用语可用于此，以便描述如图所示一元件或部件和其他元件或部件之间的关系。这些空间用语企图包括使用或操作中的装置的不同方位，以及图示所述的方位。当装置被转至其他方位(旋转90°或其他方位)，则在此所使用的空间相对描述可同样依旋转后的方位来解读。各种实施例提供改善的多层光阻、其形成方法、以及使用多层光阻图案化目标层的方法。多层光阻可包括反射膜堆叠和在反射膜堆叠上的光敏(photosensitive)层。反射膜堆叠可为多层的堆叠，其包括交替第一材料膜和第二材料膜，其以不同材料形成。在一些实施例中，第一材料膜可包括高折射率材料，而第二材料膜可包括低折射率材料。举例来说，第一材料膜可包括硅(Si)、铍(Be)、或其他类似材料，而第二材料膜可包括钼(Mo)、或其他类似材料。在光敏层下方形成反射膜堆叠可允许使用较低能量剂量和较少曝光时间来曝光光敏层。这样可减少所需的能量和时间来曝光光敏层，增加产能、减少制造成本、改善线宽和线边缘的结构、减少元件缺陷、以及增加元件效能。图1至图5是根据一些实施例，绘示出在半导体元件101的目标层102中形成部件的中间阶段的剖面示意图。在一些实施例中，可制造半导体元件101作为较大的晶圆的一部分。在这样的实施例中，在形成半导体元件101的各种部件之后(例如主动元件、互连结构、和其他类似部件)，可对晶圆的切割线区进行单晶化(singulation)制程，从晶圆分隔出个别的半导体晶粒(也被称为单晶化)。如图1所示，可在半导体基底100上形成目标层102。可以半导体材料形成半导体基底100，如掺杂或未掺杂的硅、或绝缘层上半导体(semiconductor-on-insulator,SOI)基底的主动层。半导体基底100可包括其他半导体材料，如锗、化合物半导体(包括碳化硅、砷化镓、磷化镓、磷化铟、砷化铟、及/或锑化铟)、合金半导体(包括硅锗、砷磷化镓、砷化铝铟、砷化铝镓、砷化镓铟、磷化镓铟、及/或砷磷化镓铟)、其组合、或其他类似材料。也可使用其他基底，如多层或渐变(gradient)基底。可在半导体基底100的主动表面之内及/或之上形成元件，如晶体管、二极管、电容器、电阻器、或其他类似部件。在目标层102为用来形成鳍式场效晶体管(finfield-effecttransistor,FinFET)的半导体基底的其他实施例中，可省略半导体基底100。目标层102可为用来形成图案的膜层。在一些实施例中，目标层102可为导电层、介电层、半导体层、或其他类似膜层。在目标层102为导电层的实施例中，目标层可为金属层、多晶硅层、或其他类似膜层。可借由物理气相沉积(physicalvapordeposition,PVD)、化学气相沉积(chemicalvapordeposition,CVD)(例如毯覆式沉积(blanketdeposition)或其他类似方法)、或其他类似方法沉积目标层102。可根据下述制程图案化导电层以形成金属栅极(例如在切割金属栅极制程中)、导线、导孔、虚置栅极(例如针对鳍式场效晶体管的替换栅极)、或其他类似结构。在目标层102为介电层的实施例中，目标层102可为金属间介电层(inter-metaldielectric(IMD)layer)、层间介电层(inter-layerdielectric(ILD)layer)、钝化层(passivationlayer)、或其他类似膜层。目标层102可为具有低介电常数(low-k)的材料。举例来说，目标层102可具有低于3.8、低于约3.0、或低于约2.5的介电常数。目标层102可为具有高介电常数(high-k)的材料本文档来自技高网...

【技术保护点】
1.一种半导体元件的形成方法，包括：/n沉积一反射膜堆叠于一目标层上，该反射膜堆叠包括一第一材料和一第二材料的交替膜层，该第一材料具有比该第二材料更高的折射率；/n沉积一光敏层于该反射膜堆叠上；/n图案化该光敏层以形成一第一开口，露出该反射膜堆叠，其中图案化该光敏层包括将该光敏层暴露于一图案化能量源，其中该反射膜堆叠反射至少一部分的该图案化能量源至该光敏层的背侧；/n通过该第一开口图案化该反射膜堆叠以形成一第二开口，露出该目标层；以及/n通过该第二开口图案化该目标层。/n

【技术特征摘要】
20200131 US 62/968,483;20200609 US 16/896,6741.一种半导体元件的形成方法，包括：
沉积一反射膜堆叠于一目标层上，该反射膜堆叠包括一第一材料和一第二材料的交替膜层，该第一材料具有比该第二材料更高的折射率；
沉积一光敏层于该反射膜堆叠上；
图案化该光敏层以形成一第一开口，露出该反射膜堆叠，其中图案化该光敏层包括将该光敏层暴露于一图案化能量源，其中该反射膜堆叠反射至少一部分的该图案化能量源至该光敏层的背侧；
通过该第一开口图案化该反射膜堆叠以形成一第二开口，露出该目标层；以及
通过该第二开口图案化该目标层。


2.如权利要求1所述的半导体元件的形成方法，其中，该第一材料的一膜层厚度对该第二材料的一膜层厚度的比例是由1：1至3：2。


3.如权利要求1所述的半导体元件的形成方法，其中，该图案化能量源包括极紫外辐射。


4.一种半导体元件的形成方法，包括：
形成一多层光阻，其中形成该多层光阻包括：
形成一反射膜堆叠，其包括一第一反射材料和一第二反射材料的交替膜层，其中该第一反射材料的折射率对该第二反射材料的折射率的比例是由1.05至1.10；以及
形成一光敏层于该反射膜堆叠的所述交替膜层上；
图案化该光敏层和该反射膜堆叠；以及
使用该反射膜堆叠作为遮罩以图案化一目标层。

【专利技术属性】
技术研发人员：张良亦，黄泰钧，徐志安，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71