封装(23)包括载体(42)，该载体(42)包括在第一侧的第一导电层(51)和在与第一侧相对的第二侧的第二导电层(52)。第一导电层(51)包括导线接合焊盘(55)。封装(23)还包括半导体管芯(21)，该半导体管芯(21)被倒装芯片安装在载体(42)的第一侧上。载体(42)可以包括从第一侧到第二侧的通孔(54)，其中通孔(54)从第二导电层(52)接收电接地。第一导电层(51)可以包括电连接半导体管芯(21)和导线接合焊盘(55)的迹线。半导体管芯(21)可以是高频射频(RF)管芯，并且第一导电层(51)可以承载RF信号。半导体管芯(21)可以是绝缘体上硅(SOI)管芯。铜柱(24)可以放置在半导体管芯(21)和载体(42)之间。模制材料(27)可以设置在半导体管芯(21)的周围。载体(42)可以包括层压衬底、陶瓷衬底或半导体衬底，该半导体衬底包括电子部件和半导体器件元件，或者不包括在其上制造的任何这样的部件或器件。封装(23)可以附接到板，例如印刷电路板(PCB)(62)，印刷电路板(PCB)(62)包括由电介质(73)分隔的第一导电层(71)和第二导电层(72)，其中第一导电层(71)在PCB(62)的第一侧。PCB(62)可以包括在第一侧并延伸穿过第一导电层(71)和电介质(73)到第二导电层(72)的凹部(65)，其中载体(42)位于PCB(62)的凹部(65)中，并且其中载体(42)的第二导电层(52)在凹部(65)中通过既导热又导电的环氧树脂(63)电连接到PCB(62)的第二导电层(72)。半导体管芯(21)可以通过载体(42)从PCB(62)的第二导电层(72)接收电接地。PCB(62)的第一导电层(71)上的焊盘(71a)可以通过线或带(67、68)连接到载体(42)的第一导电层(51)上的相应焊盘(55)。
【技术实现步骤摘要】
【国外来华专利技术】半导体封装相关申请的交叉引用本申请要求2018年3月23日提交的标题为“半导体封装”的美国临时申请No.62/647,549的权益，出于所有目的，该临时申请的全部公开内容通过引用合并于此。
本领域涉及半导体封装。
技术介绍
通过倒装芯片键合将半导体管芯连接到板上需要昂贵的对准和机器人设备，这对于最终用户可能不方便。另一方面，导线键合技术可能无法提供足够的性能，尤其是对于其中半导体管芯处理高频信号的射频(RF)应用而言。因此，持续需要改进的半导体封装。
技术实现思路
在一方面，公开封装。封装包括：载体，包括在第一侧上的第一导电层和在与所述第一侧相对的第二侧上的第二导电层。所述第一导电层具有引线键合焊盘。封装还包括半导体管芯，其是安装在所述载体的第一侧上的倒装芯片。在一个实施方案中，所述载体包括从所述第一侧到所述第二侧的通孔。通孔可以从所述第二导电层接收电接地。在一个实施方案中，所述第一导电层包括电连接所述半导体管芯和所述引线键合焊盘的迹线。在一个实施方案中，所述半导体管芯是高频射频(RF)芯片，并且所述第一导电层承载RF信号。在一个实施方案中，所述半导体管芯是绝缘体上硅(SOI)芯片。在一个实施方案中，封装还包括在所述半导体管芯和所述载体之间的铜柱。在一个实施方案中，封装还包括设置在所述半导体管芯周围的模制材料。在一个实施方案中，所述载体包括层压衬底，陶瓷衬底或半导体衬底。在一方面，公开设备。设备包括：印刷电路板(PCB)，包括被电介质隔开的第一导电层和第二导电层。所述第一导电层在PCB的第一侧上。所述PCB在所述第一侧上包括凹部，所述凹部延伸穿过所述第一导电层和所述电介质到达所述所述第二导电层。设备还包括：载体，具有在所述第一侧上的第一导电层和在所述第二侧上的第二导电层。所述载体位于所述PCB的凹部中。所述载体的第二导电层电连接至所述凹部中的PCB的第二导电层。设备还包括：半导体管芯，将倒装芯片附接到所述载体的第一侧并被配置为通过是载体从所述PCB的第二导电层接收电接地。在一个实施方案中，设备还包括连接在所述PCB的第一导电层上的焊盘与所述载体的第一导电层上的相应焊盘之间的导线。半导体管芯可以是高频射频(RF)芯片，并且所述导线可以承载RF信号。在一个实施方案中，所述半导体管芯是绝缘体上硅(SOI)芯片，并且所述载体通过导热和导电的环氧树脂附接到PCB。在一个实施方案中，所述PCB的第二导电层包括接地板。在一个实施方案中，所述载体包括层压衬底，陶瓷衬底或半导体衬底。半导体衬底可不包括在其上制造的任何电子组件或半导体器件。半导体衬底可以包括电子部件和半导体器件元件。在一个实施方案中，所述第一导电层包括迹线和引线键合焊盘。在一方面，公开封装。封装包括构件，用于通过倒装芯片安装承载半导体管芯。所述承载构件包括在第一侧上的第一导电层和在与所述第一侧相对的第二侧上的第二导电层。所述第一导电层包括引线键合焊盘。在一个实施方案中，所述承载构件包括从所述第一侧到所述第二侧的通孔,所述通孔从所述第二导电层接收电接地，和所述第一导电层包括电连接所述半导体管芯和所述引线键合焊盘的迹线。附图说明现在将参考以下附图描述本专利技术的具体实施方式，这些附图是作为示例而非限制提供的。图1是根据一个实施例的封装的倒装芯片组件的示意性侧视截面图。图2是根据一个实施例的封装的设备的示意性侧视截面图。图3A示出了具有模制材料的图2的半导体封装的示意性侧视截面图。图3B示出了不具有图2和3A所示的模具材料的半导体封装的示意性侧视截面图。图4是图3B的半导体封装的俯视图，其中管芯被隐藏以示出柱。图5是根据各种实施例的封装设备的一部分的俯视图，示出了印刷电路板(PCB)与半导体封装之间的连接。图6是根据各种实施例的具有附接到载体的带的半导体封装的示意性侧视截面图。图7是图2的封装的设备的顶部透视图，其中管芯以隐藏线示出以示出支柱。图8是不包括图7所示的凹部的封装的设备的顶部透视图。具体实施方式本文公开的各种实施例涉及半导体封装。例如，本文公开的实施例对于封装射频(RF)管芯或芯片可能是特别有益的。然而，应当理解，本文公开的实施例对于任何其他类型的半导体管芯也是有益的。半导体管芯或芯片包括有源侧，该有源侧可以具有在其中制造的有源半导体部件，例如晶体管。有源侧还可以包括接合焊盘，其可以用作半导体管芯与外部电路和组件之间的接口。例如，结合垫可包括用于发送和/或接收信号的输入和/或输出垫，用于接收电源电压的功率垫和/或用于接地的接地垫。尽管已经描述了接合垫的各种示例，但是半导体管芯可以包括用于多种功能的接合垫。在制造之后，可以封装半导体管芯以帮助将管芯连接到更大的电子系统，例如印刷电路板(PCB)。图1是封装的倒装芯片组件20的示意性侧视截面图，该组件包括半导体管芯21、封装载体22(例如，层压板)、导电(例如，铜)柱24a-24c、焊料凸块25a-25c，以及模制材料(例如，包封物27和底部填充物28)。封装载体22包括第一导电层31、第二导电层32和电介质33。另外，布线图案和焊盘26a-26c可以由第一导电层31形成。如图1所示，层压通孔34将第一导电层31的部分连接到第二导电层32的部分。在所示的实施例中，层压通孔34包括直通载体通孔。在其他实施例中，载体可以包括多个中间布线层。半导体管芯21包括有源侧37a和背面37b，该有源侧37a包括器件(例如，晶体管)和金属化层。封装的倒装芯片组件20可以附接到板，例如印刷电路板(PCB)(图1中未示出)，其中第二导电层32上的焊盘连接到PCB上的相应焊盘。图2是包括半导体封装23和系统板(例如，印刷电路板(PCB)62)的封装的设备80的示意图。封装23包括附接到载体42的倒装芯片晶片21。在使用中，例如，封装23可设置在印刷电路板62的凹部65中，而使载体42的上表面大约保持如图所示，与PCB62的上表面齐平。在其他实施例中，载体42的上表面可以相对于PCB62的上表面凹进，或者可以突出于PCB62的上表面上方。图2所示的封装23还包括围绕倒装芯片晶片21的模具材料(例如封装材料27和底部填充材料28)。在一些实施方案中，例如，封装27和底部填充物28可以在多步骤过程中提供。首先，具有支柱24和焊料凸块25的半导体管芯21可以回流到载体42上。底部填充物28可以布置在晶片21的下方和/或周围。然后，封装27可以布置在晶片21和底部填充物28上方和/或周围的位置。PCB62包括第一导电层71、第二导电层72、介电层73、74和通孔(图2中未示出)。所示实施例的PCB62还包括凹部65，其中已经使用导热和/或导电环氧树脂63将载体42附接在凹部65中。在一些实施例中，载体42可以部分地或完全地设置在凹部65中。载体42包括第一导电层51、本文档来自技高网...
【技术保护点】
1.封装，包括：/n载体，包括在第一侧上的第一导电层和在与所述第一侧相对的第二侧上的第二导电层，其中所述第一导电层包括引线键合焊盘；/n安装在所述载体的第一侧上的半导体管芯倒装芯片。/n
【技术特征摘要】
【国外来华专利技术】20180323 US 62/647,549;20180808 US 16/058,9221.封装，包括：
载体，包括在第一侧上的第一导电层和在与所述第一侧相对的第二侧上的第二导电层，其中所述第一导电层包括引线键合焊盘；
安装在所述载体的第一侧上的半导体管芯倒装芯片。
2.权利要求1所述的封装，其中所述载体包括从所述第一侧到所述第二侧的通孔。
3.权利要求2所述的封装，其中所述通孔从所述第二导电层接收电接地。
4.前述任一项权利要求所述的封装，其中所述第一导电层包括电连接所述半导体管芯和所述引线键合焊盘的迹线。
5.前述任一项权利要求所述的封装，其中所述半导体管芯是高频射频(RF)芯片，并且所述第一导电层承载RF信号。
6.前述任一项权利要求所述的封装，其中所述半导体管芯是绝缘体上硅(SOI)芯片。
7.前述任一项权利要求所述的封装，还包括在所述半导体管芯和所述载体之间的铜柱。
8.前述任一项权利要求所述的封装，还包括设置在所述半导体管芯周围的模制材料。
9.前述任一项权利要求所述的封装，其中所述载体包括层压衬底，陶瓷衬底或半导体衬底。
10.设备，包括：
印刷电路板(PCB)，包括被电介质隔开的第一导电层和第二导电层，其中所述第一导电层在PCB的第一侧上，并且其中所述PCB在所述第一侧上包括凹部，所述凹部延伸穿过所述第一导电层和所述电介质到达所述所述第二导电层；
载体，包括在所述第一侧上的第一导电层和在所述第二侧上的第二导电层，其中所述载体位于所述PCB的凹部...
【专利技术属性】
技术研发人员：B·贝拉其，A·塞利克，W·朗德，S·库塔卡，Y·阿特赛尔，T·考库格鲁，
申请(专利权)人：亚德诺半导体国际无限责任公司，
类型：发明
国别省市：爱尔兰;IE
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。