半导体器件及其制造方法技术

本申请提供了半导体器件及其制造方法。该半导体器件包括：衬底、在衬底上的栅极结构、以及在栅极结构中的栅极接触。栅极结构包括在第一方向上延伸的栅电极和在栅电极上的栅极覆盖图案。栅极接触连接到栅电极。栅电极包括沿着栅极接触和栅极覆盖图案之间的边界延伸的突起。

【技术实现步骤摘要】
半导体器件及其制造方法
专利技术构思涉及半导体器件和/或用于制造该半导体器件的方法。
技术介绍
作为用于增加半导体器件的密度的按比例缩小技术之一，已经提出了多栅晶体管，其中具有鳍形或纳米线形(或硅体)的多沟道有源图案形成在衬底上并且栅极形成在多沟道有源图案的表面上。由于这种多栅晶体管利用三维沟道，因此可以按比例缩小。此外，即使不增加多栅晶体管的栅极长度，也可以提高电流控制能力。另外，可以有效地限制和/或抑制沟道区域的电势受漏极电压影响的SCE(短沟道效应)。另一方面，需要进行研究以防止随着半导体器件的节距尺寸减小而减小半导体器件中的接触之间的电容和电稳定性。
技术实现思路
专利技术构思的方面提供了一种半导体器件，该半导体器件能够通过改善栅电极和栅极接触之间的对准来改善元件性能和可靠性。专利技术构思的方面还提供了一种用于制造半导体器件的方法，该半导体器件能够通过改善栅电极与栅接接触之间的对准来改善元件性能和可靠性。然而，专利技术构思的方面不限于以上阐述的那些。通过参考下面给出的专利技术构思的实施方式的描述，专利技术构思的以上和其他方面对于专利技术构思所属领域的普通技术人员将变得更加明显。根据示例实施方式，半导体器件包括：衬底、在衬底上的栅极结构、以及在栅极结构中的栅极接触。栅极结构包括在第一方向上延伸的栅电极和在栅电极上的栅极覆盖图案。栅极接触连接到栅电极。栅电极包括沿着栅极接触和栅极覆盖图案之间的边界延伸的突起。根据示例实施方式，一种半导体器件包括：衬底，包括有源区域和场区域，衬底在有源区域中包括多沟道有源图案，多沟道有源图案在第一方向上延伸；与多沟道有源图案交叉的栅极结构，栅极结构包括在第二方向上延伸的栅电极，栅电极包括包含内壁和外壁的突起，外壁沿着内壁的外围被限定；在栅极结构的至少一侧上并连接到多沟道有源图案的源极/漏极图案；在衬底的有源区域上并连接到栅电极的栅极接触，栅极接触的至少一部分在由栅电极的突起的内壁所限定的袋中；以及在衬底的有源区域上并连接到源极/漏极图案的源极/漏极接触。根据示例实施方式，一种半导体器件包括：衬底；在衬底上彼此间隔开的多个纳米片，多个纳米片中的每个在第一方向上延伸；包括栅电极的栅极结构，栅电极包裹在衬底上的多个纳米片中的每个周围，栅电极在第二方向上延伸，栅电极包括在衬底的厚度方向上突出的突起，栅电极的突起包括第一侧壁和与第一侧壁相反并直接接合第一侧壁的第二侧壁，栅电极的突起的第一侧壁包括弯曲表面；连接到多个纳米片的源极/漏极图案，源极/漏极图案在栅极结构的至少一侧上；以及在栅极结构中并连接到栅电极的栅极接触，栅极接触与栅电极的突起的第一侧壁接触，栅电极的突起覆盖栅极接触的侧壁的至少一部分。根据示例实施方式，一种制造半导体器件的方法包括：在衬底上形成预栅电极；在预栅电极中形成栅极接触孔；形成填充栅极接触孔的至少一部分的栅极接触；形成栅电极，形成栅电极包括使用栅极接触作为掩模使预栅电极的一部分凹入；以及在栅电极上形成栅极覆盖图案。附图说明以下通过描述附图，专利技术构思的实施方式的上述和其他方面以及特征将变得更加明显，其中：图1是用于说明根据一些实施方式的半导体器件的示例布局图；图2至图5分别是沿图1的线A-A、B-B、C-C和D-D截取的剖视图；图6是用于说明图1的部分Q中的栅电极的平面图；图7a和图7b是沿图6的线E-E和F-F截取的示例剖视图；图8是用于说明根据一些实施方式的半导体器件的图；图9是用于说明根据一些实施方式的半导体器件的图；图10是用于说明根据一些实施方式的半导体器件的图；图11和图12是用于说明根据一些实施方式的半导体器件的图；图13是用于说明根据一些实施方式的半导体器件的图；图14a和图14b是用于说明根据一些实施方式的半导体器件的图；图15是用于说明根据一些实施方式的半导体器件的图；图16和图17是用于说明根据一些实施方式的半导体器件的图；图18是用于说明根据一些实施方式的半导体器件的图；图19是用于说明根据一些实施方式的半导体器件的图；图20是用于说明根据一些实施方式的半导体器件的图；图21a至图22是用于说明根据一些实施方式的半导体器件的图；图23是用于说明根据一些实施方式的半导体器件的图。图24是用于说明根据一些实施方式的半导体器件的示例布局图；图25是用于说明根据一些实施方式的半导体器件的示例布局图；图26至图31是用于说明根据一些实施方式的制造半导体器件的方法的中间阶段图；和图32是用于说明根据一些实施方式的制造半导体器件的方法的中间阶段图。具体实施方式在根据一些实施方式的半导体器件的附图中，尽管包括具有鳍型图案形状的沟道区域的鳍型晶体管(FinFET)和包括纳米线或纳米片的晶体管作为示例被示出，但是实施方式不限于此。专利技术构思的技术思想可以应用于平面晶体管。另外，专利技术构思的技术思想可以应用于基于二维材料的晶体管(基于2D材料的FET)及其异质结构。另外，根据一些实施方式的半导体器件可以包括隧穿晶体管(隧穿FET)或三维(3D)晶体管。根据一些实施方式的半导体器件可以包括双极结型晶体管、横向双扩散晶体管(LDMOS)等。将参考图1至图7b说明根据一些实施方式的半导体器件。图1是用于说明根据一些实施方式的半导体器件的示例布局图。图2至图5分别是沿图1的线A-A、B-B、C-C和D-D截取的剖视图。图6是用于说明图1的部分Q的栅电极的平面图。图7a和图7b是沿图6的线E-E和F-F截取的示例剖视图。为了便于说明，图1未示出布线结构210。作为参考，图7a和图7b仅示出栅电极120的一部分。参考图1至图7b，根据一些实施方式的半导体器件可以包括至少一个或更多个第一有源图案AF1、至少一个或更多个第二有源图案AF2、至少一个或更多个栅极结构GS1、GS2和GS3、第一源极/漏极接触170、第二源极/漏极接触270以及栅极接触180。衬底100可以包括第一有源区域RX1、第二有源区域RX2和场区域FX。场区域FX可以直接邻近第一有源区域RX1和第二有源区域RX2形成。场区域FX可以与第一有源区域RX1和第二有源区域RX2邻接。第一有源区域RX1和第二有源区域RX2彼此间隔开。第一有源区域RX1和第二有源区域RX2可以被场区域FX分开。换句话说，元件隔离膜可以围绕彼此间隔开的第一有源区域RX1和第二有源区域RX2的外围。此时，元件隔离膜的位于第一有源区域RX1与第二有源区域RX2之间的部分可以被定义为场区域FX。例如，其中形成可以作为半导体器件的示例的晶体管的沟道区域的部分可以是有源区域，并且划分形成在有源区域中的晶体管的沟道区域的部分可以是场区域。替代地，有源区域可以是其中形成有用作晶体管的沟道区域的鳍形图案或纳米片的部分，而场区域可以是其中没有形成用作沟道区域的鳍形图案本文档来自技高网...

【技术保护点】
1.一种半导体器件，包括：/n衬底；/n在所述衬底上的栅极结构，所述栅极结构包括在第一方向上延伸的栅电极和在所述栅电极上的栅极覆盖图案，所述栅电极包括突起；以及/n在所述栅极结构中并连接到所述栅电极的栅极接触，所述栅极接触被定位使得所述突起沿着所述栅极接触和所述栅极覆盖图案之间的边界延伸。/n

【技术特征摘要】
20200217 KR 10-2020-00187561.一种半导体器件，包括：
衬底；
在所述衬底上的栅极结构，所述栅极结构包括在第一方向上延伸的栅电极和在所述栅电极上的栅极覆盖图案，所述栅电极包括突起；以及
在所述栅极结构中并连接到所述栅电极的栅极接触，所述栅极接触被定位使得所述突起沿着所述栅极接触和所述栅极覆盖图案之间的边界延伸。


2.根据权利要求1所述的半导体器件，其中，所述栅电极的所述突起覆盖所述栅极接触的侧壁的至少一部分。


3.根据权利要求2所述的半导体器件，其中
所述栅极接触的所述侧壁包括覆盖有所述栅电极的所述突起的第一部分和覆盖有所述栅极覆盖图案的第二部分。


4.根据权利要求1所述的半导体器件，其中
所述栅极覆盖图案包括面对所述衬底的下表面和与所述下表面相反的上表面，以及
所述栅极接触的上表面不从所述栅极覆盖图案的所述上表面向上突出。


5.根据权利要求1所述的半导体器件，进一步包括：
在所述栅极接触上的布线结构，其中
所述布线结构包括通路和连接到所述通路的布线图案，以及
所述通路直接连接到所述栅极接触。


6.根据权利要求1所述的半导体器件，其中
所述栅电极的所述突起包括面对所述栅极接触的第一侧壁和与所述第一侧壁相反的第二侧壁，以及
所述栅电极的所述突起的所述第一侧壁包括弯曲表面。


7.根据权利要求6所述的半导体器件，其中，所述栅电极的所述突起的所述第一侧壁的高度与所述栅电极的所述突起的所述第二侧壁的高度相同。


8.根据权利要求6所述的半导体器件，其中，所述栅电极的所述突起的所述第一侧壁的高度大于所述栅电极的所述突起的所述第二侧壁的高度。


9.根据权利要求6所述的半导体器件，其中，所述栅电极的所述突起的所述第一侧壁的高度小于所述栅电极的所述突起的所述第二侧壁的高度。


10.根据权利要求1所述的半导体器件，其中
所述栅极结构包括栅极接触孔，
所述栅极接触包括接触阻挡膜和接触填充膜，
所述接触阻挡膜沿着所述栅极接触孔的轮廓延伸，以及
所述接触填充膜填充所述接触阻挡膜上的所述栅极接触孔。


11.根据权利要求10所述的半导体器件，其中所述接触阻挡膜包括钽(Ta)、钽氮化物(TaN)、钛(Ti)、钛氮化物(TiN)、钌(Ru)、钴(Co)、镍(Ni)、镍硼(NiB)、钨(W)、钨氮化物(WN)、钨碳氮化物(WCN)、锆(Zr)、锆氮化物(ZrN)、钒(V)、钒氮化物(VN)、铌(Nb)、铌氮化物(NbN)、铂(Pt)、铱(Ir)、铑(Rh)和二维(2D)材料中的至少一种。


12.根据权利要求1所述的半导体器件...

【专利技术属性】
技术研发人员：李寅烈，金柱然，金辰昱，朴柱勋，裵德汉，严命允，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国;KR