半导体器件及其制造方法技术

本申请的实施例公开了具有隔离结构的半导体器件及其制造方法。半导体器件包括设置在衬底上的第一鳍部结构和第二鳍部结构，以及设置在第一鳍部结构和第二鳍部结构上的第一对栅极结构和第二对栅极结构。第一对栅极结构的第一端面面对第二对栅极结构的第二端面。第一对栅极结构和第二对栅极结构的第一端面和第二端面分别与隔离结构的第一侧壁和第二侧壁物理接触。半导体器件还包括介入第一对栅极结构和第二对栅极结构之间的隔离结构。隔离结构的纵横比小于第一对栅极结构的组合纵横比。

【技术实现步骤摘要】
半导体器件及其制造方法
本申请的实施例涉及一种半导体器件及其制造方法。
技术介绍
随着半导体技术的进步，对更高的存储容量、更快的处理系统、更高的性能、以及更低的成本的需求不断增长。为了满足这些需求，半导体工业持续缩小半导体器件(例如金属氧化物半导体场效应晶体管(MOSFET)，包括平板MOSFET、鳍式场效应晶体管(finFET)、和用于半导体器件的互连结构)的尺寸。这种按比例缩小增加了半导体制造工艺的复杂性。
技术实现思路
在一些实施例中，半导体器件包括：衬底；第一鳍部结构和第二鳍部结构，设置在衬底上；第一对栅极结构，设置在第一鳍部结构上；以及第二对栅极结构，设置在第二鳍部结构上。第一对栅极结构的第一端面面对第二对栅极结构的第二端面。第一对栅极结构的第一端面与隔离结构的第一侧壁物理接触，第二对栅极结构的第二端面与隔离结构的第二侧壁物理接触。半导体器件还包括：隔离结构，介入第一对栅极结构和第二对栅极结构之间。隔离结构的纵横比小于第一对栅极结构的组合纵横比。在一些实施例中，半导体器件包括：衬底；第一鳍部结构和第二鳍部结构，设置在衬底上。第一鳍部结构和第二鳍部结构分别包括第一外延区和第二外延区。半导体器件还包括：第一对栅极结构，设置在第一鳍部结构上；以及第二对栅极结构，设置在第二鳍部结构上。第一对栅极结构的第一端面面对第二对栅极结构的第二端面。第一外延区介入第一对栅极结构的第一侧壁之间，第二外延区介入第二对栅极结构的第二侧壁之间。半导体器件还包括：隔离结构，介入第一对栅极结构的第一端面与第二对栅极结构的第二端面之间、以及第一鳍部结构与第二鳍部结构之间；以及接触结构，设置在第一外延区和第二外延区以及隔离结构上。隔离结构的纵横比小于第一对栅极结构的组合纵横比。在一些实施例中，一种方法，包括：在设置在衬底上的第一鳍部结构和第二鳍部结构上形成第一栅极结构和第二栅极结构；形成横跨第一栅极结构和第二栅极结构的隔离沟槽；以及形成位于隔离沟槽内的隔离结构。隔离沟槽将第一栅极结构划分为彼此电隔离的第一对栅极结构，并且将第二栅极结构划分为彼此电隔离的第二对栅极结构。形成隔离沟槽包括：形成延伸至衬底中第一距离的第一沟槽部分，以及形成延伸至衬底中第二距离的第二沟槽部分。第二距离短于第一距离。以及形成位于隔离沟槽内的隔离结构。本申请的实施例提供了用于半导体器件的隔离结构。附图说明当结合附图进行阅读时，从以下详细描述可以最佳理解本专利技术的各个方面。图1A示出了根据一些实施例的具有隔离结构的半导体器件的轴测图；图1B-图1E示出了根据一些实施例的具有隔离结构的半导体器件的俯视图和截面图；图1F-1I示出了根据一些实施例的具有隔离结构的半导体器件的俯视图和截面图；图1J-1M示出了根据一些实施例的具有隔离结构的半导体器件的俯视图和截面图；图2是根据一些实施例的用于制造具有隔离结构的半导体器件的方法的流程图；图3A-图10D和图7E-图7J示出了根据一些实施例的具有隔离结构的半导体器件在其制造工艺的各个阶段的截面图。现在将参考附图描述说明性实施例。在附图中，相似的附图标记通常表示相同、功能相似、和/或结构相似的元件。具体实施方式以下公开内容提供了许多用于实现本专利技术的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本专利技术。当然，这些仅仅是实例，而不旨在限制本专利技术。例如，以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。另外，本专利技术可以在各个实例中重复参考数字和/或字母。该重复是出于简化和清楚的目的，其本身并不指示所讨论的各种实施例和/或结构之间的关系。为便于描述，在此可以使用诸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”等空间相对术语，以容易地描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上)，而本文使用的空间相对描述符可以同样地作出相应的解释。应当注意的是，说明书中对“一个实施例”、“一个实施例”、“一个示例性实施例”、“示例性”等的引用，指示了所描述的实施例可以包括特定的部件、结构、或者特性，但是每个实施例不是一定包括特定的特部件、结构、或者特性。而且，这样的短语不一定指代相同的实施例。另外，当结合实施例描述特定的部件、结构、或者特性时，无论是否明确描述，结合其他实施例来实现这种部件、结构、或者特性都在本领域技术人员的知识范围内。应当理解的是，本文的措词或者术语是出于描述而非限制的目的，从而本说明书的术语或者措词将由相关(一些)领域的技术人员根据本文的教导进行解释。如本文所使用的，术语“蚀刻选择性”是指在相同蚀刻条件下两种不同材料的蚀刻速率的比值。如本文所使用的，术语“高k”是指高介电常数。在半导体器件结构和制造工艺领域中，高k是指大于SiO2的介电常数(例如大于3.9)的介电常数。如本文所使用的，术语“低k”是指低介电常数。在半导体器件结构和制造工艺领域中，低k是指小于SiO2的介电常数(例如小于3.9)的介电常数。如本文所使用的，术语“p型”限定为掺杂有诸如硼的p型掺杂剂的结构、层、和/或区域。如本文所使用的，术语“n型”限定为掺杂有诸如磷的n型掺杂剂的结构、层、和/或区域。如本文所使用的，术语“导电的”是指导电结构、层、和/或区域。如本文所使用的，术语“栅极间距”是指相邻栅极结构之间的距离与相邻栅极结构之一的栅极长度的总和。在一些实施例中，术语“约”和“基本上”可以指示给定数量的值，该给定数量的值在该值的5％内变化(例如该值的±1％、±2％、±3％、±4％、、±5％)。这些值仅是示例，并不旨在进行限制。应当理解的是，术语“大约”和“基本上”可以指的是如相关(一些)领域的技术人员根据本文的教导所解释的给定数量的值的百分比。本文公开的鳍部结构可以通过任何合适的方法来图案化。例如，可以使用一种或者多种包括双重图案化工艺或者多重图案化工艺的光刻工艺来图案化鳍部结构。通常，双重图案化工艺或者多重图案化工艺将光刻和自对准工艺相结合，允许创建例如与使用单个直接光刻工艺可获得的间距相比具有更小间距的图案。例如，在一些实施例中，牺牲层形成在衬底上方并且使用光刻工艺进行图案化。使用自对准工艺在图案化的牺牲层旁边形成间隔件。然后去除牺牲层，然后可以使用所剩的间隔件来图案化鳍部结构。finFET中的栅极结构可以在两个或者多个finFET上方延伸。例如，栅极结构可以形成为延伸横跨finFET的有源区(例如鳍部区)的长栅极结构。一旦形成了栅极结构，图案化工艺就可以根据所需的结构将一个或者多个长栅极结构“切割”成较短的部分。换句话说，图案化工艺可本文档来自技高网...

【技术保护点】
1.一种半导体器件，包括：/n衬底；/n第一鳍部结构和第二鳍部结构，设置在所述衬底上；/n第一对栅极结构，设置在所述第一鳍部结构上；/n第二对栅极结构，设置在所述第二鳍部结构上，其中，所述第一对栅极结构的第一端面面对所述第二对栅极结构的第二端面；以及/n隔离结构，介入所述第一对栅极结构和所述第二对栅极结构之间；/n其中，所述第一对栅极结构的所述第一端面与所述隔离结构的第一侧壁物理接触，所述第二对栅极结构的所述第二端面与所述隔离结构的第二侧壁物理接触，并且/n其中，所述隔离结构的纵横比小于所述第一对栅极结构的组合纵横比。/n

【技术特征摘要】
20200129 US 62/967,270;20200723 US 16/937,2971.一种半导体器件，包括：
衬底；
第一鳍部结构和第二鳍部结构，设置在所述衬底上；
第一对栅极结构，设置在所述第一鳍部结构上；
第二对栅极结构，设置在所述第二鳍部结构上，其中，所述第一对栅极结构的第一端面面对所述第二对栅极结构的第二端面；以及
隔离结构，介入所述第一对栅极结构和所述第二对栅极结构之间；
其中，所述第一对栅极结构的所述第一端面与所述隔离结构的第一侧壁物理接触，所述第二对栅极结构的所述第二端面与所述隔离结构的第二侧壁物理接触，并且
其中，所述隔离结构的纵横比小于所述第一对栅极结构的组合纵横比。


2.根据权利要求1所述的半导体器件，其中，所述隔离结构包括：
第一隔离部分，延伸至所述衬底中；以及
第二隔离部分，与所述衬底间隔开，并且延伸至设置在所述衬底上的浅沟槽隔离区。


3.根据权利要求1所述的半导体器件，其中，所述隔离结构包括：
第一隔离部分，延伸至所述衬底中第一距离；以及
第二隔离部分，延伸至所述衬底中第二距离，其中，所述第二距离短于所述第一距离。


4.根据权利要求1所述的半导体器件，其中，所述隔离结构包括：
第一隔离部分，在所述衬底的顶面下方延伸；以及
第二隔离部分，具有设置在所述衬底的所述顶面上的底面。


5.根据权利要求1所述的半导体器件，其中，所述隔离结构包括：
第一隔离部分，具有第一垂直尺寸；以及
第二隔离部分，具有小于所述第一垂直尺寸的第二垂直尺寸。


6.根据权利要求1所述的半导体器件，其中，所述隔离结构包括：
第一隔离部分，延伸至所述衬底中，并且具有基本等于与所述第一对栅极结构相关的栅极长度的水平尺寸；...

【专利技术属性】
技术研发人员：陈朝硕，张嘉德，李宜静，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71