一种高速子连接器制造技术

本发明专利技术公开一种高速子连接器，包括晶片和导电扣板，所述晶片包括绝缘体、设置在绝缘体两侧的第一屏蔽板和第二屏蔽板，绝缘体内装配有信号端子，所述导电扣板与晶片的压接端装配在一起，通过导电扣板、第一屏蔽板和第二屏蔽板对晶片压接端的差分信号对进行全方位屏蔽。本发明专利技术通过导电扣板与晶片中两个屏蔽板的结构配合实现差分信号对的全方位屏蔽，从而增强屏蔽效果，极大地减少不同差分信号对在压接端处的信号串扰。

【技术实现步骤摘要】
一种高速子连接器
本专利技术涉及一种高速子连接器。
技术介绍
高速背板连接器广泛应用于通信技术，它是大型通信设备、超高性能服务器和巨型计算机、工业计算机、高端存储设备常用的一类连接器。在高速背板连接器中，由于结构限制，差分信号对之间串扰严重，对信号的传输质量造成很大的影响。随着背板连接器传输速率的提高，为了保证连接器具有良好的回流路径以及更小的串扰，多通过改变屏蔽片结构及屏蔽件在插合区域的接触方式，来缩短信号回流路径，提升高速新能。现有技术，如CN208738463U，高速连接器的压接端设置有导向塑胶3和导电塑胶4，导向塑胶和导电塑胶通过装配的形式结合在一起，导电塑胶与连接片组件上的屏蔽片接触连接形成屏蔽，可以对信号针之间进行良好的信号屏蔽，减少相互间的信号干扰，提高产品高频性能。然而该技术仅关注压接端表面端子的接触连通，并没有关注到对压接端内wafer中的端子进行屏蔽，不能实现全方位屏蔽。
技术实现思路
本专利技术的目的在于提出一种高速子连接器，在该子连接器中，通过导电扣板与晶片中两个屏蔽板的结构配合实现差分信号对的全方位屏蔽，从而增强屏蔽效果，极大地减少不同差分信号对在压接端处的信号串扰。本专利技术的目的是采用以下技术方案来实现。依据本专利技术提出的一种高速子连接器，包括晶片和导电扣板，所述晶片包括绝缘体、设置在绝缘体两侧的第一屏蔽板和第二屏蔽板，绝缘体内装配有信号端子，所述导电扣板与晶片的压接端装配在一起，通过导电扣板、第一屏蔽板和第二屏蔽板对晶片压接端的差分信号对进行全方位屏蔽。进一步地，所述导电扣板上设置有多个信号端子避孔、多个接地针孔，导电扣板朝向晶片的面上还设置有多个导电扣板凸片。进一步地，两个接地针孔为一组分别位于一个信号端子避孔的两侧，导电扣板凸片位于接地针孔与信号端子避孔之间。进一步地，所述绝缘体上设置有多个狭槽，绝缘体与第一屏蔽板和第二屏蔽板装配后，狭槽与第一屏蔽板和第二屏蔽板之间形成狭缝。进一步地，导电扣板与晶片的压接端装配时，信号端子压接端处的差分信号对装配在相应的信号端子避孔中，第一屏蔽板的第一端接端子和第二屏蔽板的第二端接端子分别装配在相应的接地针孔中，导电扣板凸片插入相应的狭缝中，且导电扣板凸片的两个侧壁分别与第一屏蔽板和第二屏蔽板接触，从而对位于信号端子避孔中的差分信号对进行全方位屏蔽。进一步地，绝缘体压接端还设置有凸起，狭槽设置在凸起的两侧，所述凸起用于包裹信号端子压接端。进一步地，所述导电扣板上设置有多个信号端子避孔、多个接地针孔，导电扣板朝向晶片的面上并行设有多个限位凸条，相邻两个限位凸条之间的空间通过多个限位凸块分隔为多个屏蔽腔容纳槽，每个屏蔽腔容纳槽内分布有信号端子避孔和相应的接地针孔。进一步地，导电扣板与晶片的压接端装配时，信号端子压接端处的多个屏蔽腔分别进入对应的屏蔽腔容纳槽中，屏蔽腔容纳槽中的第一屏蔽片和第二屏蔽片分别与限位凸条侧壁的凸起接触，每个屏蔽腔内的差分对进入对应的信号端子避孔中、每个屏蔽腔两侧的第一端接端子和第二端接端子分别进入相应的接地针孔中，通过以上结构对差分对进行全方位屏蔽。进一步地，所述导电扣板上设置有多个信号端子避孔、多个接地针孔，导电扣板朝向晶片的面上并行设有多个限位凸条，同一个限位凸条的内壁上交叉分布有多个限位凸块和多个限位凸座，相邻两个限位凸条上的限位凸块、限位凸座呈一一相对分布且两者之间有缝隙。进一步地，导电扣板与晶片的压接端装配时，信号端子压接端处的差分对进入对应的信号端子避孔中，差分对两侧屏蔽板的端接端子穿过限位凸块与限位凸座之间的缝隙后进入对应的接地针孔中，通过以上结构对差分信号对进行全方位屏蔽。本专利技术通过在导电扣板上设置凸片，以及在晶片的绝缘体压接端设置用于装配凸片的狭槽，或者，在导电扣板上设置用于容纳晶片压接端处屏蔽腔的屏蔽腔容纳槽，并在导电扣板上设置信号端子避孔和接地针孔以及用于分隔相邻两个信号差分对的限位凸块，当晶片压接端与导电扣板扣合在一起后，两个屏蔽板端接端子分别进入对应的接地针孔中，信号端子压接端处的差分对进入相应的信号端子避孔中，通过导电扣板与晶片中两个屏蔽板的结构配合实现差分信号对的全方位屏蔽，增强屏蔽效果，极大地减少不同差分信号对在压接端处的信号串扰。上述说明仅是本专利技术技术方案的概述，为了能更清楚了解本专利技术的技术手段，而可依照说明书的内容予以实施，并且为让本专利技术的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例,并配合附图，详细说明如下。附图说明图1是本专利技术一种高速正交连接器的未插合状态示意图。图2是本专利技术一种高速正交连接器的插合状态示意图。图3是图2中的部分放大示意图。图4是弯公信号端子为窄边耦合形式的示意图。图5是弯母信号端子为宽边耦合形式的示意图。图6是端子插接示意图。图7是图6中的部分放大示意图。图8A至8E是弯母信号端子的触头端示意图。图9是弯母连接器的爆炸示意图。图10A是弯母晶片的爆炸示意图。图10B是弯母晶片的压接端示意图。图10C是图10B的装配示意图。图11A至图11H是弯母屏蔽板的端接端子示意图。图12是鱼眼板与图11G所示的弯母晶片的装配示意图。图13A至图13D是弯母信号端子由宽边耦合形式转变为窄边耦合形式的示意图。图14A至图14B是弯母绝缘体位于压接端的底部示意图。图15A至图15D是弯母导电扣板第一实施例的示意图。图15E至图15G是弯母导电扣板第二实施例的示意图。图15H至图15J是弯母导电扣板第三实施例的示意图。图16A至图16C是弯母触头屏蔽件与屏蔽件支撑柱的装配示意图。图16D至图16E是弯母壳体的插合面示意图。图16F至图16G是弯母触头屏蔽件的示意图。图17A是弯母触头屏蔽件、弯母导电垫片与弯母晶片的装配示意图。图17B是弯母导电垫片的示意图。图17C至图17E是将弯母导电垫片装配在弯母晶片的触头端的示意图。图17F至图17G是将弯母触头屏蔽件装配在弯母晶片的触头端的示意图。图18A至18C为弯公晶片触头端的装配示意图。图19A至19C为弯公晶片压接端的装配示意图。图20A至图20C是弯公导电扣板的三种实施例的示意图。图21A至21C为弯公信号端子的触头端示意图。图22A至图22L为弯公屏蔽板的屏蔽板延伸区上设置弹片及凸包的示意图。图23A至图23I为弯母触头屏蔽件的另一端部设置凸包或弹片的示意图。图24A至图24B为屏蔽板连接导体一实施例的示意图。图25A至图34C为屏蔽板连接导体上设置弹片的多个实施例示意图。图35A至图35B为屏蔽板连接导体与弯母触头屏蔽件进行屏蔽接触的示意图。图36为弯公屏蔽板另一实施例的示意图。具体实施方式以下结合附图及较佳实施例对本专利技术本文档来自技高网...

【技术保护点】
1.一种高速子连接器，其特征在于包括晶片和导电扣板(104)，所述晶片包括绝缘体、设置在绝缘体两侧的第一屏蔽板(1012)和第二屏蔽板(1013)，绝缘体内装配有信号端子，所述导电扣板(104)与晶片的压接端装配在一起，通过导电扣板(104)、第一屏蔽板(1012)和第二屏蔽板(1013)对晶片压接端的差分信号对进行全方位屏蔽。/n

【技术特征摘要】
20210209 CN 20211017867401.一种高速子连接器，其特征在于包括晶片和导电扣板(104)，所述晶片包括绝缘体、设置在绝缘体两侧的第一屏蔽板(1012)和第二屏蔽板(1013)，绝缘体内装配有信号端子，所述导电扣板(104)与晶片的压接端装配在一起，通过导电扣板(104)、第一屏蔽板(1012)和第二屏蔽板(1013)对晶片压接端的差分信号对进行全方位屏蔽。


2.根据权利要求1所述的高速子连接器，其特征在于所述导电扣板(104)上设置有多个信号端子避孔(1041)、多个接地针孔(1042)，导电扣板朝向晶片的面上还设置有多个导电扣板凸片(1043)。


3.根据权利要求2所述的高速子连接器，其特征在于两个接地针孔(1042)为一组分别位于一个信号端子避孔(1041)的两侧，导电扣板凸片(1043)位于接地针孔(1042)与信号端子避孔(1041)之间。


4.根据权利要求2所述的高速子连接器，其特征在于所述绝缘体上设置有多个狭槽(10112)，绝缘体与第一屏蔽板(1012)和第二屏蔽板(1013)装配后，狭槽(10112)与第一屏蔽板(1012)和第二屏蔽板(1013)之间形成狭缝(10113)。


5.根据权利要求4所述的高速子连接器，其特征在于导电扣板(104)与晶片的压接端装配时，信号端子压接端处的差分信号对装配在相应的信号端子避孔(1041)中，第一屏蔽板的第一端接端子(10121)和第二屏蔽板的第二端接端子(10131)分别装配在相应的接地针孔中，导电扣板凸片(1043)插入相应的狭缝(10113)中，且导电扣板凸片的两个侧壁分别与第一屏蔽板(1012)和第二屏蔽板(1013)接触，从而对位于信号端子避孔(1041)中的差分信号对进行全方位屏蔽。


6.根据权利要求4...

【专利技术属性】
技术研发人员：马陆飞，侯少杰，张爽，张昆仑，周国奇，金晓光，
申请(专利权)人：中航光电科技股份有限公司，
类型：发明
国别省市：河南;41