半导体器件的隔离结构及其制作方法技术

本申请公开了一种半导体器件的隔离结构及其制作方法，本申请技术方案通过硬掩膜层、第一绝缘介质层以及第二绝缘介质层在半导体衬底内形成具有密闭绝缘气隙的深槽隔离结构，通过控制绝缘介质层的工艺参数，能够控制所述绝缘气隙的形貌和尺寸，使得所述绝缘气隙的形貌和尺寸更加稳定，制作方法简单、制作成本低，可重复性高，便于半导体器件的量产。

【技术实现步骤摘要】
半导体器件的隔离结构及其制作方法
本申请涉及半导体工艺
，更具体的说，涉及一种半导体器件的隔离结构及其制作方法。
技术介绍
随着科学技术的不断发展，越来越多的电子设备被广泛的应用于人们的日常生活以及工作当中，为人们的日常生活以及工作带来了巨大的便利，成为当今人们不可或缺的重要工具。集成电路是电子设备实现各种功能的控制中枢，各种半导体器件是构成集成电路的重要部件。半导体器件中，不同器件单元之间根据电路设计的不同，需要进行绝缘隔离或是连接。深槽隔离(DeepTrenchIsolation，DTI)技术是半导体器件中一种常用隔离结构方案。专利技术人研究发现，深槽隔离结构中，槽的深度、宽度、形貌和填充介质等参数会影响隔离效果、驱动电流大小以及击穿电压的高低。在槽的深度、宽度和形貌均调试完成且固定的情况下，通过匹配调节槽内填充介质可以进一步改善电学隔离效果，并提高器件的驱动电流和击穿电压的效果。
技术实现思路
有鉴于此，本申请提供了一种半导体器件的隔离结构及其制作方法，方案如下：一种半导体器件的隔离结构的制作方法，所述制作方法包括：在半导体衬底的表面形成硬掩膜层；在所述半导体衬底具有所述硬掩膜层的一侧形成深槽，所述深槽贯穿所述硬掩膜层，且延伸至所述半导体衬底中；所述深槽包括位于所述硬掩膜层中的第一部分沟槽以及位于所述半导体衬底中的第二部分沟槽；在所述深槽的侧壁以及底部形成第一绝缘介质层；所述第一部分沟槽的侧壁具有第一厚度的所述第一绝缘介质层，所述第二部分沟槽的侧壁具有第二厚度的所述第一绝缘介质层，所述第一厚度大于所述第二厚度；在所述第一绝缘介质层的表面形成第二绝缘介质层；所述第二绝缘介质层完全填充所述第一部分沟槽及所述第二部分沟槽靠近所述第一部分沟槽的上端，且在所述第二部分沟槽中形成密闭的绝缘气隙；去除所述半导体衬底表面的所述硬掩膜层，所述绝缘气隙位于所述半导体衬底内。优选的，在上述制作方法中，所述半导体衬底包括单晶硅衬底、氮化镓衬底、碳化硅衬底或砷化镓衬底中的一种。优选的，在上述制作方法中，所述硬掩膜层包括依次设置在所述单晶硅衬底表面上的第一二氧化硅层、多晶硅层以及第二二氧化硅层。优选的，在上述制作方法中，形成所述第一绝缘介质层的方法包括：对所述深槽的表面进行氧化处理，形成覆盖所述深槽侧壁以及底部的第三二氧化硅层，作为所述第一绝缘介质层。优选的，在上述制作方法中，形成所述第二绝缘介质层的方法包括：在所述第一绝缘介质层表面形成氮化硅层或是第四二氧化硅层，作为所述第二绝缘介质层。优选的，在上述制作方法中，通过低压化学气相沉积工艺或是等离子增强化学气相沉积形成所述第二绝缘介质层。优选的，在上述制作方法中，去除所述硬掩膜层的方法包括：通过化学机械研磨或是干法刻蚀工艺，去除所述硬掩膜层。优选的，在上述制作方法中，所述半导体衬底上设置有多个器件单元，相邻所述器件单元之间通过具有所述绝缘气隙的所述深槽隔离绝缘。优选的，在上述制作方法中，所述器件单元为有源器件或是无源器件。优选的，在上述制作方法中，所述第一绝缘介质层在所述第一部分沟槽的侧壁具有相对的凸起结构，用于对所述第二绝缘介质层形成物理挤压。本申请还提供了一种半导体器件的隔离结构，采用上述任一项所述制作方法制备形成，所述半导体器件的隔离结构包括所述半导体衬底中的所述深槽、所述第一绝缘介质层、所述第二绝缘介质层以及所述绝缘气隙。优选的，在上述隔离结构中，所述半导体器件包括多个器件单元，相邻所述器件单元之间通过所述隔离结构进行隔离绝缘。优选的，在上述隔离结构中，所述器件单元为有源器件或是无源器件。优选的，在上述隔离结构中，所述深槽的深度为1μm-100μm，宽度为0.3μm-5μm；所述绝缘气隙的最大宽度为0.1μm-2.5μm；所述第一绝缘介质层与所述第二绝缘介质层的厚度之和为0.1μm-1.5μm。优选的，在上述隔离结构中，所述绝缘气隙的最大宽度为X1，所述深槽的开口宽度为X2；其中，优选的，在上述隔离结构中，所述第一绝缘介质层与所述第二绝缘介质层的厚度之和不小于所述深槽的开口宽度的三分之一。通过上述描述可知，本申请技术方案提供的半导体器件的隔离结构及其制作方法中，通过硬掩膜层、第一绝缘介质层以及第二绝缘介质层在半导体衬底内形成具有密闭绝缘气隙的深槽隔离结构，通过控制绝缘介质层的工艺参数，控制所述绝缘气隙的形貌和尺寸，使得所述绝缘气隙的形貌和尺寸更加稳定，制作方法简单、制作成本低，可重复性高，便于半导体器件的量产。附图说明为了更清楚地说明本申请实施例或相关技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。本说明书附图所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供熟悉此技术的人士了解与阅读，并非用以限定本申请可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本申请所能产生的功效及所能达成的目的下，均应仍落在本申请所揭示的
技术实现思路
得能涵盖的范围内。图1为本申请实施例提供的一种半导体器件的隔离结构制作方法的方法流程图；图2-图6为本申请实施例提供的一种半导体器件的隔离结构制作方法的工艺流程图。具体实施方式下面将结合本申请实施例中的附图，对本申请中的实施例进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。常用的隔离结构主要包括：PN结隔离结构和深槽隔离结构，其中，深槽隔离结构包括如下两种方式：不具有绝缘气隙的深槽隔离结构以及具有绝缘气隙的深槽隔离结构。隔离结构影响着功率集成电路的晶体管集成度、工艺复杂度、制造成本、成品率、寄生效应及可靠性等。对于不同的电路，要根据其功能和指标要求，选择合适的隔离结构。其中，PN结隔离结构与深槽隔离结构相比，占用面积较大，隔离效果较差，故深槽隔离结构是目前半导体领域的主流隔离结构。集成电路中，深槽隔离结构用来隔离高压器件间的信号串扰，同时能够优化高压器件的关键参数，提高击穿电压以及缩小器件尺寸，使得设计的驱动电路具有较低的功耗、较少的工艺成本、较高的工作频率和较大的安全工作区。在深槽隔离位于浅槽隔离(ShallowTrenchIsolation，STI)/硅局部氧化隔离(LocalOxidationofSilicon，LOCOS)之前的工艺中，深槽隔离结构是在集成电路的电路互联部分之前形成的。深槽隔离结构是一种相对完全的电学隔离，在深槽中会填充介质材本文档来自技高网...

【技术保护点】
1.一种半导体器件的隔离结构的制作方法，其特征在于，所述制作方法包括：/n在半导体衬底的表面形成硬掩膜层；/n在所述半导体衬底具有所述硬掩膜层的一侧形成深槽，所述深槽贯穿所述硬掩膜层，且延伸至所述半导体衬底中；所述深槽包括位于所述硬掩膜层中的第一部分沟槽以及位于所述半导体衬底中的第二部分沟槽；/n在所述深槽的侧壁以及底部形成第一绝缘介质层；所述第一部分沟槽的侧壁具有第一厚度的所述第一绝缘介质层，所述第二部分沟槽的侧壁具有第二厚度的所述第一绝缘介质层，所述第一厚度大于所述第二厚度；/n在所述第一绝缘介质层的表面形成第二绝缘介质层；所述第二绝缘介质层完全填充所述第一部分沟槽及所述第二部分沟槽靠近所述第一部分沟槽的上端，且在所述第二部分沟槽中形成密闭的绝缘气隙；/n去除所述半导体衬底表面的所述硬掩膜层，所述绝缘气隙位于所述半导体衬底内。/n

【技术特征摘要】
1.一种半导体器件的隔离结构的制作方法，其特征在于，所述制作方法包括：
在半导体衬底的表面形成硬掩膜层；
在所述半导体衬底具有所述硬掩膜层的一侧形成深槽，所述深槽贯穿所述硬掩膜层，且延伸至所述半导体衬底中；所述深槽包括位于所述硬掩膜层中的第一部分沟槽以及位于所述半导体衬底中的第二部分沟槽；
在所述深槽的侧壁以及底部形成第一绝缘介质层；所述第一部分沟槽的侧壁具有第一厚度的所述第一绝缘介质层，所述第二部分沟槽的侧壁具有第二厚度的所述第一绝缘介质层，所述第一厚度大于所述第二厚度；
在所述第一绝缘介质层的表面形成第二绝缘介质层；所述第二绝缘介质层完全填充所述第一部分沟槽及所述第二部分沟槽靠近所述第一部分沟槽的上端，且在所述第二部分沟槽中形成密闭的绝缘气隙；
去除所述半导体衬底表面的所述硬掩膜层，所述绝缘气隙位于所述半导体衬底内。


2.根据权利要求1所述的制作方法，其特征在于，所述半导体衬底包括单晶硅衬底、氮化镓衬底、碳化硅衬底或砷化镓衬底中的一种。


3.根据权利要求2所述的制作方法，其特征在于，所述硬掩膜层包括依次设置在所述单晶硅衬底表面上的第一二氧化硅层、多晶硅层以及第二二氧化硅层。


4.根据权利要求3所述的制作方法，其特征在于，形成所述第一绝缘介质层的方法包括：
对所述深槽的表面进行氧化处理，形成覆盖所述深槽侧壁以及底部的第三二氧化硅层，作为所述第一绝缘介质层。


5.根据权利要求1所述的制作方法，其特征在于，形成所述第二绝缘介质层的方法包括：
在所述第一绝缘介质层表面形成氮化硅层或是第四二氧化硅层，作为所述第二绝缘介质层。


6.根据权利要求5所述的制作方法，其特征在于，通过低压化学气相沉积工艺或是等离子增强化学气相沉积形成所述第二绝缘介质层。


...

【专利技术属性】
技术研发人员：夏志平，田浩洋，陈洪雷，孙样慧，温建功，
申请(专利权)人：杭州士兰集成电路有限公司，杭州士兰集昕微电子有限公司，
类型：发明
国别省市：浙江;33