用于错误校正的设备、系统及方法技术方案

本发明专利技术涉及用于错误校正的设备、系统及方法。存储器装置可具有数个存储器单元，其中每一者存储一信息位。第一锁存器可保持经编码位且作为写入操作的部分将其作为写入奇偶校验位提供到存储器阵列。第二锁存器可保持从所述存储器阵列读取的奇偶校验位，且ECC电路可基于所述奇偶校验位产生命令信号。多路复用器锁存器可保持所述经编码位且基于所述命令信号及所述经编码位提供校验子位。所述校验子位可指示在所述奇偶校验位与所述经编码位之间是否存在失配。处置产生所述校验子位的逻辑可与逻辑树分离。

【技术实现步骤摘要】
用于错误校正的设备、系统及方法
本专利技术大体上涉及半导体装置，且特定来说，涉及用于错误校正的设备、系统及方法。
技术介绍
本专利技术大体上涉及半导体装置，例如半导体存储器装置。半导体存储器装置可包含用于存储信息的数个存储器单元。经存储信息可经编码为二进制数据，且每一存储器单元可存储信息的单个位。存储器单元中的信息可由于各种不同错误而衰减或改变，这可导致一或多个不正确信息位(例如，位具有不同于位最初被写入的状态的状态)被从存储器装置读出。在许多应用中，确保从存储器读出的信息的高保真度是有用的。存储器装置可包含错误校正电路，其可用于确定从存储器单元读出的信息与写入到存储器单元中的数据相比是否含有任何错误，且可校正发现的错误。
技术实现思路
本专利技术的一方面提供一种设备，其中所述设备包括：逻辑树，其经配置以接收多个数据位且基于所述多个数据位提供经编码位；读取路径，其经配置以作为读取操作的部分接收来自存储器阵列的奇偶校验位及时序信号且在所述时序信号有效时基于所述奇偶校验位提供选择信号；及多路复用器锁存器，其经配置以接收所述经编码位，且基于所述选择信号提供处于与所述经编码位相同的状态或与所述经编码位相反的状态的校验子位。本专利技术的另一方面提供一种设备，其中所述设备包括：逻辑树，其经配置以接收多个数据位且基于所述多个数据位提供经编码位；第一锁存器，其经配置以接收所述经编码位且作为写入操作的部分将其提供为奇偶校验位以存储于存储器阵列中；第二锁存器，其经配置以从存储器阵列接收奇偶校验位且响应于处于无效电平的时序信号存储所述奇偶校验位，其中选择信号在所述时序信号处于有效电平时基于所述经存储奇偶校验位提供；及多路复用器锁存器，其经配置以存储所述经编码位且作为读取操作的部分基于所述经存储经编码位及所述选择信号提供校验子位。本专利技术的另一方面提供一种设备，其中所述设备包括：存储器阵列，其经配置以存储数据位及奇偶校验位；及错误校正码(ECC)电路，其经配置以作为读取操作的部分接收所述数据位及所述奇偶校验位，其中所述ECC电路包括：逻辑树，其经配置以接收所述数据位且基于所述数据位产生经编码位；读取路径，其经配置以响应于处于无效状态的时序信号存储所述奇偶校验位且响应于处于有效状态的所述时序信号提供选择信号，其中所述ECC电路经配置以基于所述经编码位及所述选择信号提供校验子位。附图说明图1是根据本专利技术的实施例的半导体装置的框图。图2是根据本专利技术的一些实施例的存储器装置的框图。图3是根据本专利技术的一些实施例的错误校正码(ECC)控制电路的示意图。图4A到4C是根据本专利技术的一些实施例的逻辑树的示意图。图5是根据本专利技术的一些实施例的编码器/校验子发生器电路的示意图。图6是根据本专利技术的一些实施例的校验子/编码器发生器电路中的读取及写入操作的时序图。具体实施方式特定实施例的以下描述在性质上仅是示范性的且绝不希望限制本专利技术的范围或其应用或使用。在本系统及方法的实施例的以下详细描述中，参考形成描述的一部分且通过说明方式展示可在其中实践描述的系统及方法的特定实施例的附图。足够详细地描述这些实施例以使所属领域的技术人员能够实践目前揭示的系统及方法，且应理解，可利用其它实施例且可在不背离本专利技术的精神及范围的情况下做出结构及逻辑变化。此外，处于清晰的目的，当特定特征的详细描述对于所属领域的技术人员来说显而易见时将不论述所述特征以便不模糊本专利技术的实施例的描述。因此，不应以限制意义看待以下详细描述，且本专利技术的范围仅由所附权利要求书定义。存储器装置可包含具有各自定位在字线(行)与数字线(列)的相交点处的数个存储器单元的存储器阵列。在读取或写入操作期间，可激活行，及可从沿着经激活行的存储器单元读取数据或将数据写入到所述存储器单元。每一行可包含存储数个数据位及可用于校正所述数据位中的特定数目个错误的数个奇偶校验信息位(例如数据位及奇偶校验位)的存储器单元。举例来说，行可包含i个数据位及k个奇偶校验位，其可用于校正高达j个数据位。在写入操作期间，奇偶校验位可由错误校正码电路基于写入到所述行的存储器单元的数据产生。在读取操作期间，错误校正码电路可使用奇偶校验位确定读取数据位是否正确，且可校正发现的任何错误。错误校正码(ECC)电路可用于基于在写入操作期间写入的数据产生奇偶校验位及比较读取数据与读取奇偶校验位以定位错误。作为读取操作的部分，ECC电路可基于读取数据以类似于产生奇偶校验位的方式产生新的奇偶校验位。接着，ECC电路可比较新奇偶校验位与读取校验位以便定位任何错误。产生用于存储于存储器阵列的原始奇偶校验位及用于与经存储奇偶校验位进行比较的新奇偶校验位的过程通常可为类似的，ECC可将共享的电路组件用于两个操作。举例来说，ECC电路可包含逻辑树，例如XOR门的树，其可用于将一组写入数据或读取数据合并成奇偶校验位或新奇偶校验位。当共享逻辑树时，其可用作写入操作的部分以产生可用作写入奇偶校验位(及/或用于产生写入奇偶校验位)的经编码位，而且其还可用作读取操作的部分以产生可与读取奇偶校验位一起用于确定是否存在任何错误(例如，经编码位与读取奇偶校验位之间的差异)的经编码位。虽然共享逻辑(例如逻辑树)可对减小ECC电路的布局面积或功耗有用，但可能难以在共享组件时管理ECC电路操作的时序。本专利技术涉及用于错误校正的设备、系统及方法。ECC电路可包含共享逻辑树，其用于写入操作(以产生写入奇偶校验位)及读取操作(以产生新奇偶校验位以与读取奇偶校验位进行比较)两者。逻辑树可接收数据位且产生经编码位。经编码位可经提供到可彼此分离的读取路径及写入路径。写入路径可保存经编码位以用作写入奇偶校验位。读取路径可接收读取奇偶校验位且比较所述读取奇偶校验位与经编码位以产生校验子位，其可指示在读取数据中是否存在错误。读取奇偶校验位可与逻辑树及写入路径分开接收(例如，读取奇偶校验位可在逻辑树的‘下游’接收)。由于读取奇偶校验位与逻辑树解耦(且由于读取路径及写入路径彼此解耦)，所以经编码位的产生可与接收奇偶校验位及将其与经编码位进行比较分离。举例来说，ECC电路的读取路径可包含时序信号，其可为有效的以指示应提供校验子位。当时序信号是有效时，可将存储于锁存器中的读取奇偶校验数据与经编码位进行比较。作为读取操作及写入操作的部分，逻辑树可接收读取及写入数据。然而，保持读取奇偶校验位的锁存器并非写入操作的部分。因此，锁存器可保持读取奇偶校验位达所需时长，且在操作切换到后续写入操作时可能无须转储保持的读取奇偶校验位。此可增加电路的时序裕度，这是因为数据可在时序信号是有效的所有时间(或时序信号是有效的时间的更长部分)内都在锁存器中。图1是根据本专利技术的实施例的半导体装置的框图。半导体装置100可为半导体存储器装置，例如集成于单个半导体芯片上的DRAM装置。半导体装置100包含存储器阵列118。存储器阵列118可被展示为包含多个存储体。在图1的实施例中，存储器阵列118被展示为包含8个存储体BANK0到B本文档来自技高网...

【技术保护点】
1.一种设备，其包括：/n逻辑树，其经配置以接收多个数据位且基于所述多个数据位提供经编码位；/n读取路径，其经配置以作为读取操作的部分接收来自存储器阵列的奇偶校验位及时序信号且在所述时序信号有效时基于所述奇偶校验位提供选择信号；及/n多路复用器锁存器，其经配置以接收所述经编码位，且基于所述选择信号提供处于与所述经编码位相同的状态或与所述经编码位相反的状态的校验子位。/n

【技术特征摘要】
20200207 US 16/785,3151.一种设备，其包括：
逻辑树，其经配置以接收多个数据位且基于所述多个数据位提供经编码位；
读取路径，其经配置以作为读取操作的部分接收来自存储器阵列的奇偶校验位及时序信号且在所述时序信号有效时基于所述奇偶校验位提供选择信号；及
多路复用器锁存器，其经配置以接收所述经编码位，且基于所述选择信号提供处于与所述经编码位相同的状态或与所述经编码位相反的状态的校验子位。


2.根据权利要求1所述的设备，其进一步包括写入路径，所述写入路径经配置以接收所述经编码位，其中所述写入路径经配置以作为写入操作的部分将所述经编码位作为奇偶校验位提供到所述存储器阵列。


3.根据权利要求1所述的设备，其中在所述读取操作期间，所述多个数据位包含从所述存储器阵列读取的多个数据位。


4.根据权利要求1所述的设备，其中如果接收到的奇偶校验位处于高逻辑电平，那么所述选择信号具有第一状态，且如果接收到的奇偶校验位处于低逻辑电平，那么所述选择信号具有第二状态。


5.根据权利要求1所述的设备，其中所述读取路径包括经配置以响应于所述时序信号处于有效电平存储从所述存储器阵列接收的所述奇偶校验位的值的锁存器。


6.根据权利要求5所述的设备，其进一步包括第二锁存器，所述第二锁存器经配置以响应于写入状态信号是无效存储所述经编码位且将所述经存储经编码位提供到所述多路复用器锁存器。


7.根据权利要求1所述的设备，其中所述多个数据位中的错误基于所述校验子位进行定位及校正。


8.一种设备，其包括：
逻辑树，其经配置以接收多个数据位且基于所述多个数据位提供经编码位；
第一锁存器，其经配置以接收所述经编码位且作为写入操作的部分将其提供为奇偶校验位以存储于存储器阵列中；
第二锁存器，其经配置以从存储器阵列接收奇偶校验位且响应于处于无效电平的时序信号存储所述奇偶校验位，其中选择信号在所述时序信号处于有效电平时基于所述经存储奇偶校验位提供；及
多路复用器锁存器，其经配置以存储所述经编码位且作为读取操作的部分基于所述经存储经编码位及所述选择信号提供校验子位。


9.根据权利要求8所述的设备，其进一步包括第三锁存器，所述第三锁存器经配置以响应于写入状态信号无效存储所述经编码位，且其中所述第三锁存器经配置以将所述经存储奇偶校验位提供到所述多路复用器锁存器。


10.根据权利要求9所述的设备，其中所述多路复用器锁存器经配置以存储来自所述第三锁存器的所述经存储器经编码位及所述经存储经编码位的反转，且基于所述选择信号提供所述经存...

【专利技术属性】
技术研发人员：藤城圭介，持田義史，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：美国;US