一种控制LDO压降状态静态功耗的电路制造技术

本发明专利技术涉及LDO技术领域，公开了一种控制LDO压降状态静态功耗的电路，包括电源VDD，偏置电流源I，运算放大器EA、基准电压VREF，输出电压VOUT，反馈电压FB，信号线OP、供电信号VIN，接地信号GND，N型MOS管M1，P型MOS管M2、M3、M4，P型功率管Power，电阻R1、R2、R3、R4，VOUT与GND之间接入的二极管连接的P型MOS管M4，且M4与偏置电流源I形成偏置电流信号线SP，信号线SP送入M3的栅极。本发明专利技术在使用时，仅用M3、M4及偏置电流I即解决LDO压降状态静态功耗大的问题，有效提高了现有技术的使用效果。

【技术实现步骤摘要】
一种控制LDO压降状态静态功耗的电路
本专利技术涉及LDO
，具体为一种控制LDO压降状态静态功耗的电路。
技术介绍
传统LDO结构中（图1），当VINVOUT(NOM)+VDROP时，即压降状态，VOUTVOUT(NOM)，其中VOUT(NOM)为LDO的正常输出电压，VDROP为一定带载情况下VOUT正常输出时，Power管必须的源漏电压，经反馈电阻产生的反馈信号FBVREF，运算放大器EA输出即M1栅极电位升高，M1所在支路电流升高，M2的栅极电位拉低，即Power管栅极电位拉低，促使VOUT抬升，但VOUT依然达不到VOUT(NOM)，M1栅极电位继续升高，所以运放第二级（M1所在支路）的电流非常大，这就造成LDO压降状态静态电流非常大，图3是基于图1的LDO静态功耗随VIN电压变化的波形图，充分说明了这一点，LDO压降状态的静态功耗由正常工作的477nA升高至755uA。随着电子产品的广泛应用，人们对功耗的要求越来越高，尤其对便携类产品以及长期待机产品的静态功耗要求更是苛刻，在设计师不断追求超低功耗的道路上，LDO压降状态静态功耗较大的问题，给电路带来不可忽视的影响，为解决这一问题，本专利技术提出了一种控制LDO压降状态静态功耗的电路。
技术实现思路
本专利技术的目的在于提供一种控制LDO压降状态静态功耗的电路，解决
技术介绍
中所提出的问题。为实现上述目的，本专利技术提供如下技术方案：一种控制LDO压降状态静态功耗的电路，包括电源VDD，偏置电流源I，运算放大器EA、基准电压VREF，输出电压VOUT，反馈电压FB，信号线OP、供电信号VIN，接地信号GND，N型MOS管M1，P型MOS管M2、M3、M4，P型功率管Power，电阻R1、R2、R3、R4，VOUT与GND之间接入的二极管连接的P型MOS管M4，且M4与偏置电流源I形成偏置电流信号线SP；电源VDD的正端接VIN，负端接GND，GND接大地；运算放大器EA的正端接基准电压VREF，负端接VOUT的反馈端FB，输出端接N型MOS管M1的栅极，VIN给EA供电；运算放大器第二级为M1形成的共源极放大，M1的源极和基极接GND，M1的漏极接信号线OP；P型MOS管M2的栅极和漏极短接至OP，P型功率管Power的栅极、电阻R4的一端接OP，M2的基极和R4的另一端接VIN；M2的源极接电阻R3的一端，R3的另一端接P型MOS管M3的漏极；M3的源极接VIN，栅极接SP，SP同时与P型MOS管M4的栅极和漏极相接，电流源I的正端接SP，负端接GND；P型功率管Power的源极和基极接VIN，漏极接VOUT，且与M4的源极相接；电阻R2的一端接VOUT，另一端接电阻R1的一端，并连接到FB，R1的另一端接GND。作为本专利技术的一种优选实施方式，偏置电流源I为nA级别。作为本专利技术的一种优选实施方式，M4的源极接VOUT，且栅极和漏极短接。作为本专利技术的一种优选实施方式，M3的源极的位置在运算放大器的第二级，且与运算放大器的第二级串联。作为本专利技术的一种优选实施方式，M3和M4的基极均接VIN，M3的栅极、M4的栅极和漏极均接SP，M3和M4的宽长比相同，个数比为n1，用于实现在LDO的压降状态中，偏置电流源I的电流镜像。与现有技术相比，本专利技术提供了一种控制LDO压降状态静态功耗的电路，具备以下有益效果：该一种控制LDO压降状态静态功耗的电路，在使用时，当VIN≥VOUT(NOM)+VDROP时，VOUT正常输出时，M3工作在线性区，可以看作导通状态的开关管，LDO整个控制环路不受影响，当VINVOUT(NOM)+VDROP，即LDO进入压降状态，M3与M4近似电流镜像，镜像偏置电流I，I一般取几十nA，选择合适的M3、M4比例关系，即可控制M3所在支路的电流，从而控制LDO在压降状态的静态功耗，此方法简单实用，仅用M3、M4及偏置电流I即解决LDO压降状态静态功耗大的问题，有效提高了现有技术的使用效果。附图说明通过阅读参照以下附图对非限制性实施例所作的详细描述，本专利技术的其它特征、目的和优点将会变得更明显：图1为传统LOD的电路结构图；图2为本专利技术一种控制LDO压降状态静态功耗的电路的结构图；图3为传统LOD输出电压和静态功耗随输入电压的波形图；图4为本专利技术一种控制LDO压降状态静态功耗的电路的输出电压和静态功耗随输入电压的波形图。具体实施方式为使本专利技术实现的技术手段、创作特征、达成目的与功效易于明白了解，下面结合具体实施方式，进一步阐述本专利技术。请参阅图1-4，本专利技术提供一种技术方案：一种控制LDO压降状态静态功耗的电路，包括电源VDD，偏置电流源I，运算放大器EA、基准电压VREF，输出电压VOUT，反馈电压FB，信号线OP、供电信号VIN，接地信号GND，N型MOS管M1，P型MOS管M2、M3、M4，P型功率管Power，电阻R1、R2、R3、R4，VOUT与GND之间接入的二极管连接的P型MOS管M4，且M4与偏置电流源I形成偏置电流信号线SP，信号线SP送入M3的栅极，偏置电流源I为nA级别，SP=VOUT-VGS；电源VDD的正端接VIN，负端接GND，GND接大地；运算放大器EA的正端接基准电压VREF，负端接VOUT的反馈端FB，输出端接N型MOS管M1的栅极，VIN给EA供电；运算放大器第二级为M1形成的共源极放大，M1的源极和基极接GND，M1的漏极接信号线OP；P型MOS管M2的栅极和漏极短接至OP，P型功率管Power的栅极、电阻R4的一端接OP，M2的基极和R4的另一端接VIN；M2的源极接电阻R3的一端，R3的另一端接P型MOS管M3的漏极；M3的源极接VIN，栅极接SP，SP同时与P型MOS管M4的栅极和漏极相接，电流源I的正端接SP，负端接GND，M3的源极的位置在运算放大器的第二级，且与运算放大器的第二级串联；P型功率管Power的源极和基极接VIN，漏极接VOUT，且与M4的源极相接，M4的源极接VOUT，且栅极和漏极短接，M3和M4的基极均接VIN，M3的栅极、M4的栅极和漏极均接SP，M3和M4的宽长比相同，个数比为n1，用于实现在LDO的压降状态中，偏置电流源I的电流镜像；电阻R2的一端接VOUT，另一端接电阻R1的一端，并连接到FB，R1的另一端接GND，当VIN≥VOUT(NOM)+VDROP时，M3工作在线性区，对整个环路不产生影响；当VIN接近VOUT(NOM)或小于VOUT(NOM)，M3和M4通过信号线SP形成电流镜像，镜像I的电流，所以M3所在支路的电流限制在nI以内。工作时，当VIN≥VOUT(NOM)+VDROP时，VOUT经电阻R1、R2分压，产生FB信号送入运放EA的负端，与正端的VREF进行比较，输出控制M1的栅极电位，经M2将信号传递到本文档来自技高网...

【技术保护点】
1.一种控制LDO压降状态静态功耗的电路，包括电源VDD，偏置电流源I，运算放大器EA、基准电压VREF，输出电压VOUT，反馈电压FB，信号线OP、供电信号VIN，接地信号GND，N型MOS管M1，P型MOS管M2、M3、M4，P型功率管Power，电阻R1、R2、R3、R4，其特征在于：/nVOUT与GND之间接入的二极管连接的P型MOS管M4，且M4与偏置电流源I形成偏置电流信号线SP；/n电源VDD的正端接VIN，负端接GND，GND接大地；/n运算放大器EA的正端接基准电压VREF，负端接VOUT的反馈端FB，输出端接N型MOS管M1的栅极，VIN给EA供电；/n运算放大器第二级为M1形成的共源极放大，M1的源极和基极接GND，M1的漏极接信号线OP；/nP型MOS管M2的栅极和漏极短接至OP，P型功率管Power的栅极、电阻R4的一端接OP，M2的基极和R4的另一端接VIN；/nM2的源极接电阻R3的一端，R3的另一端接P型MOS管M3的漏极；/nM3的源极接VIN，栅极接SP，SP同时与P型MOS管M4的栅极和漏极相接，电流源I的正端接SP，负端接GND；/nP型功率管Power的源极和基极接VIN，漏极接VOUT，且与M4的源极相接；/n电阻R2的一端接VOUT，另一端接电阻R1的一端，并连接到FB，R1的另一端接GND。/n...

【技术特征摘要】
1.一种控制LDO压降状态静态功耗的电路，包括电源VDD，偏置电流源I，运算放大器EA、基准电压VREF，输出电压VOUT，反馈电压FB，信号线OP、供电信号VIN，接地信号GND，N型MOS管M1，P型MOS管M2、M3、M4，P型功率管Power，电阻R1、R2、R3、R4，其特征在于：
VOUT与GND之间接入的二极管连接的P型MOS管M4，且M4与偏置电流源I形成偏置电流信号线SP；
电源VDD的正端接VIN，负端接GND，GND接大地；
运算放大器EA的正端接基准电压VREF，负端接VOUT的反馈端FB，输出端接N型MOS管M1的栅极，VIN给EA供电；
运算放大器第二级为M1形成的共源极放大，M1的源极和基极接GND，M1的漏极接信号线OP；
P型MOS管M2的栅极和漏极短接至OP，P型功率管Power的栅极、电阻R4的一端接OP，M2的基极和R4的另一端接VIN；
M2的源极接电阻R3的一端，R3的另一端接P型MOS管M3的漏极；
M3的源极接VIN，栅极接SP，SP...

【专利技术属性】
技术研发人员：丁敏，杨琨，黄桦，
申请(专利权)人：南京微盟电子有限公司，
类型：发明
国别省市：江苏;32