一种保密性增强的半导体电路布局，该布局包括： 位于半导体圆片上的第一部分半导体电路。 位于半导体圆片上并与第一部分半导体电路分离的第二部分半导体电路， 第二部分半导体电路与第一部分半导体电路相连并且含有控制访问第一部分半导体电路的访问电路， 第二部分电路位于圆片上能使它被破坏性去除以使得不能通过第二部分半导体电路访问第一部分半导体电路的位置。（*该技术在2016年保护过期，可自由使用*）
【技术实现步骤摘要】
,半导体电路布局及其实现方法
本专利技术一般涉及需要增强保密性的半导体电子器件。
技术介绍
这些电子器件通常用于保持那些必须防止非授权访问或“剽窃”的数据(例如财务或个人数据)。有人曾经建议将用于特定保密特征的电子电路合并入半导体电子器件的有效芯片面积部分。然而，此建议具有合并入的保密电路可以被剽窃者看到(在显微观察下)并易于逆向制造的缺点。而且，这些合并入的保密电路可能限制生产过程中器件的可测性，从而可能降低产品质量或者需要花费重大的努力来设计和实现一种新的测试方法。大家也知道在器件被从制造工厂发送之前，应将生产过程中测试用的物理特征，例如键合/探针压焊块或测试电路与被测器件分离。通常器件测试模式提供对器件数据和特征的总接口，因而去除对测试模式的访问增加了器件数据的保密性。然而，这些已知的隔离方法仅仅切断了键合/探针压焊块或测试电路等部分和器件的连接，从而使保留的导线和电路仍然可视且有效。因而可以想像，这些已知的分离方法使得剽窃者能够获得分离了的键合/探针压焊块或测试电路，重新连接或逆向制造所需电路来获得对器件测试模式的访问。技术方案本专利技术的目的在于提供一种半导体电路布局。一种半导体器件及其实现方法，使得上述缺点得以克服或减轻。根据本专利技术的第一方面，提供如权利要求1所要求的半导体电路布局。根据本专利技术的第二方面，提供如权利要求5所要求的半导体器件。根据本专利技术的第三方面，提供如权利要求8所要求的半导体电路制造方法。附图简述仅作为例子，参照附图，描述了一个电子器件及其实现方法，其中附图说明图1表示了在分割为单个器件之前，含有电子器件及其相关测试电路的阵列的圆片的一部分。图2表示了一个单个的电子器件，本器件已完成测试并从图1的圆片上分离下来准备发运。图3表示了隔离电路的原理图。本电路在图2所示器件中用来电学隔离先前在制造和测试中用于连接测试电路的导线。优选实施方式的详细描述首先参照图1，半导体圆片10含有电子器件芯片12的阵列(图1所示的部分圆片示出了4个这样的器件)。电子器件芯片12都相同且均含有保持数据的存贮电路14，这些数据在器件现场使用时必须被保密保存。在此优选实施方式中，器件是微控制器，存贮电路以只读存贮器方式实现。但是，应当理解的是，本专利技术对任何需要数据保密保持的电子器件都普遍适用。圆片经过常规半导体制造工艺处理以在上面形成芯片12。在芯片12的制造过程中，在芯片12之间的圆片部分形成测试电路和键合/探针压焊块(总的标为16且下文将更详细描述)。因为下文将会解释的理由，测试电路和键合/探针压焊块16都形成于虚线对18、20和22、24所围成的区域内。测试电路和键合/探针压焊块16通过导线26与其各自相应的器件连结。当圆片10的制造完成后，通过插上探针接触键合/探针压焊块16，并施加信号于被探测的键合/探针压焊块以驱动处于测试模式的器件，进行各个单独器件12的测试，从而(以众所周知的方式)测试包括其存贮部分14的器件特征。这种测试以众所周知的方式进行，除了为了使导线26不被隔离导线26需要待加到测试电路和键合/探针压焊块16上的使能电压(此点将在下文中解释)外，不再需要进一步解释。当各个单独器件12的测试充分完成后，圆片将进行第一次划片划片线沿着并且位于虚线对18，20和22、24之间。在第一次划片操作中，具有和虚线对18、20和22、24间距相等宽度刀刃的锯以足以深入圆片表面但又不足以彻底划通圆片的深度划片。此划片操作就这样破坏性地去除了位于线对18、20和22、24之间的测试电路和键合/探针压焊块16。应该理解的是因为测试电路和键合/探针压焊块已经被从他们各自对应的器件旁消除，所以在此处进行进一步的测试通常是不可能的。应该进一步理解的是因为测试电路和键合/探针压焊块在消除过程中已被破坏，所以对它们的视觉观察和逆向制造在实际中是不可行的，因而进一步防止了器件中保密数据被窃。还应当理解的是断裂的，仍残存且与器件12相连的导线26现今已不能被用来探测器件的电学活动和特征，在缺少来自曾经存在但现今已被破坏的测试电路16的使能信号的情况下，这些导线现今已被放弃并保持隔离状态。最后，圆片10被进行第二次划片操作划片线沿着并位于每对虚线18、20和22、24之间，沿着第一次划片操作所留下的沟槽。在第二次划片操作中用具有比第一次划片操作刀刃窄的锯彻底划通圆片。第二次划片于是彻底将圆片分割为单独的器件芯片，正如图2所示，这些芯片具有增强的防止非授权访问的安全性。现参照图3，如上所述，隔离电路30设置于器件芯片12上。电路30包括一个由两只场效应晶体管32和34构成的传输门结构。场效应管32是P型器件，场效应管34是n型器件。场效应管32和34的源极连接在一起，漏极连接在一起。场效应管32和34通过其源极和漏极串连入位于测试电路16和器件芯片12的其余部分之间的导线26内，场效应管32的栅极同来自测试电路16的导线相连，场效应管34的栅极通过反相器36也与来自测试电路16的该同一根导线相连。应当清楚的是电路30这里用作传输门，当来自测试电路的作用于其栅极使能信号使其启动时，允许别的信号通过其源漏端的导线26。当缺少来自测试电路的使能信号时，传输门电路阻止任何信号通过其源漏端，因而与之将相连的导线26同测试电路隔离。应当理解的是当测试电路被如上所述破坏性地从圆片上去除后，残存于器件芯片12上的导线26与器件芯片的其余部分处于电学隔离状态。因而应当理解的是，正如上已解释的，器件防止非授权访问的保密性增强了，因为与各分离器件12相连的导线26的残留部分现今已不能被用来探测器件的电学活动和特征。尽管未表示于附图中，但如将导线26“埋藏”(如注入或通过形成后续覆盖层)于一层或数层如氮化硅的绝缘材料之下，使得对分离器件12的探针接触和视觉观测更为困难，则进一步增强了器件12的保密性。应当理解的是，作为上述优选实施方式的替代，激光消除，金刚石划刻或附加的圆片工艺步骤，如选择性化学刻蚀可以代替锯划片来破坏性去除测试电路。应当进一步理解的是，尽管在上述实施方式中，以测试电路和键合/探针压焊块形式存在的特征均被破坏性去除以增强完成了的器件的保密性，通过破坏性去除其它特征，如扩展测试模式电路或用于非加密(否则就加密了)访问器件总线、中央处理器或存贮器的电路，将可选择地或进一步增强已完成电路的保密性。权利要求1.一种保密性增强的半导体电路布局，该布局包括位于半导体圆片上的第一部分半导体电路。位于半导体圆片上并与第一部分半导体电路分离的第二部分半导体电路，第二部分半导体电路与第一部分半导体电路相连并且含有控制访问第一部分半导体电路的访问电路，第二部分电路位于圆片上能使它被破坏性去除以使得不能通过第二部分半导体电路访问第一部分半导体电路的位置。2.根据权利要求1的半导体电路布局，其中本布局进一步包括在第二部分半导体电路去除以后用于电学隔离第一部分半导体电路的隔离电路。3.根据权利要求2的半导体电路布局，其中隔离电路包括传输门装置。4.根据上述权利要求任一项的半导体电路布局，其中访问电路包括测试电路。5.提供保密性增强的一种半导体器件，本器件包括制造于圆片上的位于半导体芯片内的第一部分半导体电路，还包含位于同一半导体圆片上同第一本文档来自技高网...
【技术保护点】
【技术特征摘要】
【专利技术属性】
技术研发人员：卡拉姆·高尔登，
申请(专利权)人：摩托罗拉有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。