输入装置及应用输入装置的电子设备制造方法及图纸

输入装置以及应用该输入装置的电子设备。输入装置包括：至少一个传感器，被配置成检测输入操作并且基于输入操作输出第一信号；至少一个放大电路，被配置成放大第一信号与参考信号之间的差以输出第二信号，其中至少一个放大电路中的每一个包括多个级，多个级中的每一个包括放大器，并且在多个级的最后两个级之间连接有高通滤波器；以及模拟数字转换器，被配置成将第二信号转换为表征输入操作的状态的数字信号，其中ADC包括至少一个比较器。用户可以通过新型的输入操作来给出指令，并且极大地改善了电子设备的性能。

【技术实现步骤摘要】
【国外来华专利技术】输入装置及应用输入装置的电子设备
本公开内容涉及人机交互的
，并且特别涉及输入装置及应用该输入装置的电子设备。
技术介绍
近几十年已经见证了人们日常生活中的各种电子设备的快速发展。为了促进电子设备的利用，开发了许多输入装置以帮助用户与电子设备的交互。例如，移动电话或家用电器通常包括触摸面板和物理按钮。用户可以通过触摸触摸面板或按压物理按钮来向移动电话输入指令。在常规技术中，用于电子设备的输入装置可以识别有限数量的输入操作。常规触摸面板最多可以识别由用户的手指执行的轻击、长按或滑动。常规物理按钮最多可以识别快按或长按。这种有限的输入操作不能满足电子设备的快速开发的功能的要求。迫切需要用于新型输入操作的输入装置，以允许用户用简单的操作给出各种指令。
技术实现思路
根据本公开内容的实施方式，提供了输入装置和应用该输入装置的电子设备。因此，用户能够通过新型的简单输入操作来指示电子设备。在第一方面，提供了输入装置。输入装置应用于电子设备。输入装置包括至少一个传感器，所述至少一个传感器被配置成检测输入操作，并且基于输入操作来输出第一信号。输入装置包括至少一个放大电路，所述至少一个放大电路被配置成放大第一信号与参考信号之间的差以输出第二信号，其中至少一个放大电路中的每一个包括多个级，多个级中的每一个包括放大器，并且在多个级的最后两个级之间连接有高通滤波器。输入装置包括模拟数字转换器(ADC)，该模拟数字转换器(ADC)被配置成将第二信号转换为表征输入操作的状态的数字信号，其中ADC包括至少一个比较器。输入操作包括电子设备的壳体的一部分的变形。输入操作的变形包括壳体的一部分被拉伸或被挤压。至少一个传感器包括串联连接的应变计和第一电阻器，并且第一信号是在应变计与第一电阻器之间的公共节点处的电压。高通滤波器包括串联连接的第二电阻器和第一电容器。多个级中的最后一级包括具有可变电阻的第一分支。第一分支连接在最后一级的放大器的输出端子与最后一级的放大器的反相输入端子之间。第一分支包括并联连接的第三电阻器和第二分支，并且第二分支包括串联连接的第四电阻器和第一开关。至少一个比较器包括至少一个第一比较器或至少一个第二比较器。对于至少一个第一比较器中的每一个，所述第一比较器的输出信号响应于发送到所述第一比较器中的第二信号大于关于所述第一比较器的参考而有效。对于至少一个第二比较器中的每一个，所述第二比较器的输出信号响应于发送到所述第二比较器中的第二信号小于关于所述第二比较器的参考而有效。数字信号包括至少一个第一比较器中的每一个的输出信号或至少一个第二比较器中的每一个的输出信号。输入装置还包括逻辑电路。至少一个比较器包括至少一个第一比较器和至少一个第二比较器。至少一个第一比较器包括主要第一比较器，并且至少第二比较器包括主要第二比较器。主要第一比较器的输出信号耦合至逻辑电路的第一输入端子，并且经由第一延迟器耦合至逻辑电路的第二输入端子。主要第二比较器的输出信号耦合至逻辑电路的第三输入端子，并且经由第二延迟器耦合至逻辑电路的第四输入端子。第一延迟器的输出信号响应于主要第一比较器的输出信号有效而在第一时段内保持有效，并且第二延迟器的输出信号响应于主要第二比较器的输出信号有效而在第二时段内保持有效。第一延迟器的输出信号响应于第二延迟器的输出信号有效而被强制为无效，并且第二延迟器的输出信号响应于第一延迟器的输出信号有效而被强制为无效。逻辑电路的至少一个输出信号中的每一个响应于主要第一比较器的输出信号变为有效而在第一时段内被触发为有效，或者响应于主要第二比较器的输出信号变为有效而在第二时段内被触发为有效。数字信号包括逻辑电路的至少一个输出信号，或者数字信号从逻辑电路的至少一个输出信号生成。输入装置还包括逻辑电路。至少一个比较器包括至少一个第一比较器和至少一个第二比较器。至少一个第一比较器包括主要第一比较器和辅助第一比较器，并且至少第二比较器包括主要第二比较器和辅助第二比较器。主要第一比较器的输出信号经由第一延迟器耦合至逻辑电路的第一输入端子，主要第二比较器的输出信号经由第二延迟器耦合至逻辑电路的第二输入端子，辅助第一比较器的输出信号耦合至逻辑电路的第一输入端子，并且辅助第二比较器的输出信号耦合至逻辑电路的第四输入端子。第一延迟器的输出信号响应于主要第一比较器的输出信号有效而在第一时段内保持有效，并且第二延迟器的输出信号响应于主要第二比较器的输出信号有效而在第二时段内保持有效。第一延迟器的输出信号响应于第二延迟器的输出信号有效而被强制为无效，并且第二延迟器的输出信号响应于第一延迟器的输出信号有效而被强制为无效。逻辑电路的至少一个输出信号中的每一个响应于主要第一比较器的输出信号变为有效而在第一时段内被触发为有效，或者响应于主要第二比较器的输出信号变为有效而在第二时段内被触发为有效。数字信号包括逻辑电路的至少一个输出信号，或者数字信号从逻辑电路的至少一个输出信号生成。对于主要第一比较器的参考与对于辅助第一比较器的参考不同，或者对于主要第二比较器的参考与对于辅助第二比较器的参考不同。逻辑电路输出至少一个输出信号，该至少一个输出信号包括第一输出信号和第二输出信号。第一输出信号响应于主要第一比较器的输出信号变为有效而在第一时段内被触发为有效，并且第二输出信号响应于主要第二比较器的输出信号变为有效而在第二时段内被触发为有效。数字信号包括第一输出信号和第二输出信号。第一输出信号响应于主要第一比较器的输出信号有效而有效，并且第二输出信号响应于主要第二比较器的输出信号有效而有效。或者，第一输出信号响应于主要第二比较器的输出信号在主要第一比较器的输出信号有效之后在第一时段内有效而有效，并且第二输出信号响应于主要第一比较器的输出信号在主要第二比较器有效之后在第二时段内有效而有效。或者，第一输出信号响应于第一延迟器的输出信号有效而有效，并且响应于第一延迟器的输出信号无效或主要第二比较器的输出信号有效而无效；以及第二输出信号响应于第二延迟器的输出信号有效而有效，并且响应于第二延迟器的输出信号无效或主要第一比较器的输出信号有效而无效。数字信号还包括至少一个比较器中除主要第一比较器和主要第二比较器以外的比较器的输出信号。ADC还包括模拟数字转换单元。模拟数字转换单元基于逻辑电路的至少一个输出信号和第二信号来生成数字信号。数字信号包括模拟数字转换单元的输出信号。至少一个第一比较器的数量大于一，并且对于至少一个第一比较器的参考不同。或者，至少一个第二比较器的数量大于一，并且对于至少一个第二比较器的参考不同。至少一个传感器的数量为N，至少一个放大电路的数量为N，至少一个第一比较器的数量为N，至少一个第二比较器的数量为N，并且N为大于的整数。ADC还包括2N-1个延迟器，其中，响应于2N-1个延迟器中的任何延迟器有效，2N-1个延迟器中的其他延迟器无效。ADC还包括第一逻辑电路和第二逻辑电路，第一逻辑电路包括N对第一输入端子和2N个第一输出端子，并且第二逻辑电路本文档来自技高网...

【技术保护点】
1.一种应用于电子设备的输入装置，包括：/n至少一个传感器，被配置成检测输入操作并且基于所述输入操作来输出第一信号；/n至少一个放大电路，被配置成放大所述第一信号与参考信号之间的差以输出第二信号，其中，所述至少一个放大电路中的每一个包括多个级，所述多个级中的每一个包括放大器，并且在所述多个级的最后两个级之间连接有高通滤波器；以及/n模拟数字转换器(ADC)，被配置成将所述第二信号转换为表征所述输入操作的状态的数字信号，其中，所述ADC包括至少一个比较器。/n

【技术特征摘要】
【国外来华专利技术】1.一种应用于电子设备的输入装置，包括：
至少一个传感器，被配置成检测输入操作并且基于所述输入操作来输出第一信号；
至少一个放大电路，被配置成放大所述第一信号与参考信号之间的差以输出第二信号，其中，所述至少一个放大电路中的每一个包括多个级，所述多个级中的每一个包括放大器，并且在所述多个级的最后两个级之间连接有高通滤波器；以及
模拟数字转换器(ADC)，被配置成将所述第二信号转换为表征所述输入操作的状态的数字信号，其中，所述ADC包括至少一个比较器。


2.根据权利要求1所述的输入装置，其中，所述输入操作包括所述电子设备的壳体的一部分的变形。


3.根据权利要求2所述的输入装置，其中，所述输入操作的所述变形包括所述壳体的一部分被拉伸或被挤压。


4.根据权利要求1或2所述的输入装置，其中，所述至少一个传感器包括串联连接的应变计和第一电阻器，并且所述第一信号是在所述应变计与所述第一电阻器之间的公共节点处的电压。


5.根据权利要求1所述的输入装置，其中，所述高通滤波器包括串联连接的第二电阻器和第一电容器。


6.根据权利要求5所述的输入装置，其中，所述多个级中的最后一级包括具有可变电阻的第一分支，所述第一分支连接在所述最后一级的所述放大器的输出端子与所述最后一级的所述放大器的反相输入端子之间。


7.根据权利要求6所述的输入装置，其中，所述第一分支包括并联连接的第三电阻器和第二分支，并且所述第二分支包括串联连接的第四电阻器和第一开关。


8.根据权利要求1所述的输入装置，其中：
所述至少一个比较器包括至少一个第一比较器或至少一个第二比较器；
对于所述至少一个第一比较器中的每一个，所述第一比较器的输出信号响应于发送到所述第一比较器的所述第二信号大于关于所述第一比较器的参考而有效；以及
对于所述至少一个第二比较器中的每一个，所述第二比较器的输出信号响应于发送到所述第二比较器中的所述第二信号小于关于所述第二比较器的参考而有效。


9.根据权利要求8所述的输入装置，其中，所述数字信号包括所述至少一个第一比较器中的每一个的输出信号或所述至少一个第二比较器中的每一个的输出信号。


10.根据权利要求8所述的输入装置，其中：
所述输入装置还包括逻辑电路；
所述至少一个比较器包括所述至少一个第一比较器和所述至少一个第二比较器；
所述至少一个第一比较器包括主要第一比较器，并且所述至少一个第二比较器包括主要第二比较器；
所述主要第一比较器的输出信号耦合至所述逻辑电路的第一输入端子，并且经由第一延迟器耦合至所述逻辑电路的第二输入端子；
所述主要第二比较器的输出信号耦合至所述逻辑电路的第三输入端子，并且经由第二延迟器耦合至所述逻辑电路的第四输入端子；
所述第一延迟器的输出信号响应于所述主要第一比较器的输出信号有效而在第一时段内保持有效，并且所述第二延迟器的输出信号响应于所述主要第二比较器的输出信号有效而在第二时段内保持有效；
所述第一延迟器的输出信号响应于所述第二延迟器的输出信号有效而被强制为无效，并且所述第二延迟器的输出信号响应于所述第一延迟器的输出信号有效而被强制为无效；
所述逻辑电路的至少一个输出信号中的每一个响应于所述主要第一比较器的输出信号变为有效而在所述第一时段内被触发为有效，或者响应于所述主要第二比较器的输出信号变为有效而在所述第二时段内被触发为有效；以及
所述数字信号包括所述逻辑电路的所述至少一个输出信号，或者所述数字信号从所述逻辑电路的所述至少一个输出信号生成。


11.根据权利要求8所述的输入装置，其中：
所述输入装置还包括逻辑电路；
所述至少一个比较器包括所述至少一个第一比较器和所述至少一个第二比较器；
所述至少一个第一比较器包括主要第一比较器和辅助第一比较器，并且所述至少第二比较器包括主要第二比较器和辅助第二比较器；
所述主要第一比较器的输出信号经由第一延迟器耦合至所述逻辑电路的第一输入端子，所述主要第二比较器的输出信号经由第二延迟器耦合至所述逻辑电路的第二输入端子，所述辅助第一比较器的输出信号耦合至所述逻辑电路的第一输入端子，并且所述辅助第二比较器的输出信号耦合至所述逻辑电路的第四输入端子；
所述第一延迟器的输出信号响应于所述主要第一比较器的输出信号有效而在第一时段内保持有效，并且所述第二延迟器的输出信号响应于所述主要第二比较器的输出信号有效而在第二时段内保持有效；
所述第一延迟器的输出信号响应于所述第二延迟器的输出信号有效而被强制为无效，并且所述第二延迟器的输出信号响应于所述第一延迟器的输出信号有效而被强制为无效；
所述逻辑电路的至少一个输出信号中的每一个响应于所述主要第一比较器的输出信号变为有效而在所述第一时段内被触发为有效，或者响应于所述主要第二比较器的输出信号有效而在所述第二时段内被触发为有效；以及
所述数字信号包括所述逻辑电路的所述至少一个输出信号，或者所述数字信号从所述逻辑电路的所述至少一个输出信号生成。


12.根据权利要求11所述的输入装置，其中：
对于所述主要第一比较器的参考和对于所述辅助第一比较器的参考不同，或者对于所述主要第二比较器的参考和对于所述辅助第二比较器的参考不同。


13.根据权利要求10或11所述的输入装置，其中：
所述逻辑电路输出所述至少一个输出信号，所述至少一个输出信号包括第一输出信号和第二输出信号；
所述第一输出信号响应于所述主要第一比较器的输出信号变为有效而在所述第一时段内被触发为有效，并且所述第二输出信号响应于所述主要第二比较器的输出信号变为有效而在所述第二时段内被触发为有效；以及
所述数字信号包括所述第一输出信号和所述第二输出信号。


14.根据权利要求13所述的输入装置，其中：
所述第一输出信号响应于所述主要第一比较器的输出信号有效而有效，并且所述第二输出信号响应于所述主要第二比较器的输出信号有效而有效；或者
所述第一输出信号响应于所述主要第二比较器的输出信号在所述主要第一比较器的输出信号有效之后在所述第一时段内有效而有效，并且，所述第二输出信号响应于所述主要第一比较器的输出信号在所述主要第二比较器有效之后在所述第二时段内有效而有效；或者
所述第一输出信号响应于所述第一延迟器的输出信号有效而有效，并且响应于所述第一延迟器的输出信号无效或所述主要第二比较器的输出信号有效而无效；以及所述第二输出信号响应于所述第二延迟器的输出信号有效而有效，并且响应于所述第二延迟器的输出信号无效或所述主要第一比较器的输出信号有效而无效。


15.根据权利要求13所述的输入装置，其中，所述数字信号还包括所述至少一个比较器中除所述主要...

【专利技术属性】
技术研发人员：谷内寛直，
申请(专利权)人：歌尔科技有限公司，
类型：发明
国别省市：山东;37