半导体装置以及半导体装置的制造方法制造方法及图纸

本发明专利技术提供半导体装置以及半导体装置的制造方法，当在布线上形成包含由铜构成的端子、和由银锡构成的焊料凸块的电极的情况下，能够兼得端子与焊料凸块之间的连接可靠性和导电性。半导体装置包含端子(19)，端子(19)与电路元件电连接，并且端子(19)具备隔着镍层(20)形成由银锡构成的焊料凸块(12)的上表面(S)，并且端子(19)使用铜形成，在半导体装置中，镍层(20)形成于上表面(S)上的部分区域。

【技术实现步骤摘要】
半导体装置以及半导体装置的制造方法
本专利技术涉及半导体装置以及半导体装置的制造方法，特别是涉及能够兼得形成在布线上的端子的连接可靠性和导电性的半导体装置以及半导体装置的制造方法。
技术介绍
以往，作为与端子的可靠性相关的文献，例如已知有专利文献1所公开的半导体晶片。专利文献1所公开的半导体晶片，在形成于该半导体晶片的焊料凸块下方铺设有由防扩散层和接合层构成的阻挡金属层，接合层被分割为多个。在专利文献1中，由于接合层被分割为多个，所以接合层的热膨胀降低，其结果是，能够降低基于阻挡金属层与钝化膜的热膨胀系数差而在钝化膜产生的应力，并能够防止在钝化膜产生剥离、裂缝。另一方面，作为将由特定的材料构成的端子与由特定的材料构成的焊料焊接时的连接可靠性作为问题的现有技术，已知有专利文献2所公开的焊接材料。专利文献2所公开的焊接材料的特征在于，为了抑制柯肯德尔空洞(KirkendalVoid)的产生，是包含Sn、Cu6Sn5金属间化合物以及Cu的焊接材料，且具有Sn、Cu6Sn5金属间化合物以及Cu分散地存在的结构，在焊接时Cu实际上全部与Sn及其它物质形成化合物。柯肯德尔空洞是指在金属与金属焊接时，由于因相互扩散的不均衡而产生的原子空位(晶格缺陷)不消失并聚集而产生的空隙。在Sn与Cu的界面的情况下，Sn的扩散相对于Cu的扩散较少，所以认为在金属间化合物与Cu界面聚集空位。专利文献1：日本特开平9－129680号公报专利文献2：日本特开2019－141908号公报在这里，参照图5，对在柱状形状的端子(以下，称为“端子”)上形成焊料凸块的情况下的连接可靠性以及导电性进行说明。在图5中，示出端子的材料为铜(以下，称为“Cu”)，焊料凸块的材料为银锡(以下，称为“Sn－Ag”)的情况下的例子。以下，将包含端子和形成在该端子上的焊料凸块的结构称为“柱状体”。图5的(a)示出不配置阻挡金属而直接在端子19上形成焊料凸块12的情况下的柱状体的结构，图5的(b)示出在端子19与焊料凸块12之间作为阻挡金属配置了镍(以下，称为“Ni”)层20的情况下的柱状体的结构。在图5的(a)所示的柱状体的情况下，存在产生由柯肯德尔空洞引起的空隙25的可能性。若产生柯肯德尔空洞，则存在端子19与焊料凸块12的界面变脆，而连接可靠性降低的担忧。另一方面，图5的(b)示出为了抑制空隙25的产生，而经由作为阻挡金属的Ni连接端子19与焊料凸块12的情况下的柱状体。在图5的(b)所示的柱状体的情况下，存在使形成于半导体装置的电路元件(器件)的性能降低的担忧。这是因为由于镍的存在，而端子19的导电性降低。即，在半导体装置中形成柱状体的情况下，为了提高导电性需要进行无镍化，另一方面为了提高连接可靠性需要阻挡金属的存在。一般而言同时解决两个目的很难，但若能够实现兼得连接可靠性和导电性的柱状体则很方便。
技术实现思路
本专利技术基于上述的情况，目的在于提供一种在布线上形成包含由铜构成的端子、和由银锡构成的焊料凸块的电极的情况下，能够兼得端子与焊料凸块之间的连接可靠性和导电性的半导体装置、以及半导体装置的制造方法。为了解决上述技术问题，本专利技术的半导体装置是包含与电路元件电连接，并且具备隔着镍层形成由银锡构成的焊料凸块的形成面并且使用铜形成的端子的半导体装置，上述镍层形成于上述形成面上的部分区域。为了解决上述课题，本专利技术的其它方式的半导体装置包含：端子，与电路元件电连接并且使用铜形成；镍层，形成于上述端子的上表面的部分区域；以及焊料凸块，由银锡形成，并被形成于在上述上表面露出的铜以及上述镍层的上部。为了解决上述课题，本专利技术的半导体装置的制造方法包含：在半导体晶圆上形成电路元件的工序，上述电路元件包含布线，在上述布线的一部分包含使上述布线露出到外部的开口部；在上述开口部形成由铜构成的端子的工序；以及在上述端子的上表面的一部分形成镍层的工序。根据本专利技术，起到能够提供当在布线上形成包含由铜构成的端子、和由银锡构成的焊料凸块的电极的情况下，能够兼得端子与焊料凸块之间的连接可靠性和导电性的半导体装置、以及半导体装置的制造方法这样的效果。附图说明图1是表示实施方式的半导体装置的结构的一个例子的背面俯视图。图2的(a)是表示实施方式的半导体装置的没有再布线的情况下的柱状体的结构的一个例子的剖视图，图2的(b)是表示实施方式的半导体装置的有再布线的情况下的柱状体的结构的一个例子的剖视图。图3的(a)是表示第一实施方式的柱状体的结构的一个例子的剖视图，图3的(b)是表示第一实施方式的变形例的柱状体的结构的一个例子的剖视图。图4是表示第二实施方式的柱状体的结构的一个例子的剖视图。图5的(a)、图5的(b)是表示比较例的柱状体的结构的剖视图。附图标记说明10…半导体装置，11…电路元件区域，12…焊料凸块，13…焊盘，14…布线，15…半导体基板，17…绝缘膜，18…种子层，19…端子，20…镍层，21…下层绝缘膜，22…种子层，23…布线，24…表层绝缘膜，25…空隙，30、30a、30b、30c…柱状体，d…距离，S…上表面，E…端部。具体实施方式以下，参照附图对本专利技术的实施方式进行详细说明。在以下的说明中，例示将本专利技术的半导体装置应用于CSP(ChipSizePackage：芯片级封装)，并在该CSP的电路面形成端子的情况进行说明。[第一实施方式]图1示出作为本实施方式的CSP的半导体装置10的背面的俯视图。如图1所示，半导体装置10构成为包含：电路元件区域11、焊料凸块12、焊盘13、以及布线14。电路元件区域11是配置有用于实现作为半导体装置10的目的的功能的晶体管、二极管等有源器件、电阻、电容器等无源器件的区域。焊盘13是由导电体形成的与外部的连接区域，通过由导电体形成的省略图示的布线与电路元件区域11连接。布线14是由导电体形成的所谓的再布线，与焊盘13和省略图示的与外部的连接用的端子连接。焊料凸块12是设置在该端子上的将半导体装置10安装于印刷板等的情况下的焊接部件。此外，虽然在本实施方式中，例示具备焊料凸块12的方式的半导体装置10进行说明，但是并不限于此，也可以是不具备焊料凸块12，而后述的端子露出的方式的半导体装置10。在这里，结束工艺处理的晶圆的半导体电路表面的焊盘(相当于焊盘13)通过钝化层的开口部开放。在通常的封装中，通过粘接等将通过切割晶圆而获取的裸芯片与印刷板等搭载面连接。另一方面，在CSP中在切割前在芯片之上构建连接结构。即，在半导体电路表面的焊盘形成导电体的再布线层(相当于布线14)，并利用密封树脂密封表面，剩下再布线层上的连接部(后述的端子)。根据需要，在连接部形成半球状的焊料凸块(相当于焊料凸块12)等。接下来，参照图2对半导体装置10中的连接结构进行说明。在半导体装置10中，在电路面的规定位置形成柱状体(端子与焊料凸块的复合体)，但该柱状体的形成方法有两种。本文档来自技高网...

【技术保护点】
1.一种半导体装置，包含端子，上述端子与电路元件电连接，并且上述端子具备隔着镍层形成由银锡构成的焊料凸块的形成面，并且上述端子使用铜形成，/n上述镍层形成于上述形成面上的部分区域。/n

【技术特征摘要】
20200204 JP 2020-0172101.一种半导体装置，包含端子，上述端子与电路元件电连接，并且上述端子具备隔着镍层形成由银锡构成的焊料凸块的形成面，并且上述端子使用铜形成，
上述镍层形成于上述形成面上的部分区域。


2.根据权利要求1所述的半导体装置，其中，
形成有上述镍层的区域的面积是上述形成面的面积的1/3以上的面积。


3.根据权利要求1或2所述的半导体装置，其中，
在俯视时，上述形成面的形状为圆形形状，
上述镍层形成于与上述形成面同心的圆形形状的区域。


4.根据权利要求1或2所述的半导体装置，其中，
在俯视时，上述形成面的形状为圆形形状，
上述镍层形成于圆环形状的区域，上述圆环形状的区域是与上述形成面同心的圆环形状的区域，上述圆环形状的区域配置成上述圆环形状的外周沿着上述形成面的外周。


5.根据权利要求1～4中任一项所述的半导体装置，其中，还包含：
电路元件，形成在半导体基...

【专利技术属性】
技术研发人员：进藤正典，
申请(专利权)人：拉碧斯半导体株式会社，
类型：发明
国别省市：日本;JP