拼块式图形结构制造技术

本发明专利技术公开了用于在拼块式图形结构中降低存储器带宽利用率的方法和设备。在一个实施例中，微处理器从图形存储器中为图形基元读取顶点数据。此处理器确定图形基元与那个图像框相交。假定此处理器确定图形基元与第一和第二图像框相交，处理器将图形基元的顶点数据写入图形存储器中的第一图像框存储区域。处理器接着将指针写入第二图像框存储区域。此指针标明在实际顶点数据存储器中的位置。（*该技术在2021年保护过期，可自由使用*）

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及计算机系统领域。更特别的是，此专利技术是涉及在拼块式图形结构(tiled graphics archtecture)中降低基元存储要求以及改善存储器带宽利用率的领域。
技术介绍
在典型的计算机图形系统中，显示屏幕上所展现的三维(3D)物体由诸如三角形条(triangle lists)、三角片(triangle strips)和三角扇形(triangle fans)等图形基元(primitive)所组成。通常，所呈现3D物体的基元根据基元数据由主机所确定。例如，对于基元中的每一个三角形，主机会根据由X、Y、Z坐标决定的空间位置来确定三角形的三个顶点，以及用来决定每个顶点的红、绿、蓝三种颜色数值的数据以及纹理结构坐标。在特定的应用领域可以使用一些附加的基元数据。位于图形控制器内的用于呈现的硬件通过内插基元数据来运算表示每个基元的像素以及每个像素的R、G和B颜色数值。为了更有效地利用存储器带宽，将图形基元分配到图像框(bin)中，这些图像框也可称作“拼块”。这一广为人知的技术通常被称为“拼块法”。附附图说明图1和附图2所示为将图形基元分配到图像框或拼块中的例子。在此例子中，微处理器从基元存储区域中取基元110、120和130的数据。此基元存储区域可用作主系统存储器的一部分或用作直接连接于图形控制器的局部图形存储器。基元110、120以及130最终被呈现，然后在显示屏幕上显示出来，方框100代表显示屏幕。此例中的方框100分立成四个图像框。特别地，显示数据结构经常分立成多于此例子中的四个图像框，此例中的图像框的尺寸是标准的128×64像素。此例中之所以使用四个图像框目的是为了简化讨论。读取图形基元数据之后，处理器将确定基元与那个图像框或“拼块”相交。例如，处理器可以确定基元110与图像框110和220相交。处理器接下来将基元110的三个顶点数据写入为图像框210存储基元数据所保留的图形存储器的区域以及为图像框220存储基元数据所保留的图形存储器的区域。类似地，存储器将基元120的顶点数据写入到图像框220和240的存储区域，同时将基元130的顶点数据写入到图像框210、230和240的存储区域。一旦基元分配到图像框中，图形控制器就会从图形存储器中读取基元数据，并且每次呈现一个图像框的基元。附图2给出图形控制器是如何将基元110、120和130划分为多个适配到图像框210、220、230以及240的基元的。根据基元与图像框边界相交方式的不同，将各类基元划分到图像框里。例如，当图像框210的基元数据自图形存储器读取时，图形存储器将基元110分立开来从而产生基元211，基元130分立产生基元212。然后，图形控制器呈现基元211和212。图形存储器然后通过分立基元110和120以产生基元221和222以及呈现基元221和222来对图像框220进行处理。图形控制器继续对图像框230和240的处理方式是类似的。附图3所示为现有使用拼块式图形结构的计算机系统的框图。附图3中给出了处理器310，包含图形基元存储区域332的系统存储器330，图形控制器340以及图像监视器350。现有的如附图3中系统所使用的拼块式图形结构，其弊端是在设备之间移动基元数据时需要使用大量的存储器带宽。例如，当处理器310处理基元时，处理器310将从图形基元存储区域332中读取此基元的顶点数据值。处理器310随之确定基元与那个图像框相交。处理器310然后必须将把顶点数据的多个副本写回到图形基元存储区域332，此区域中所写副本数量决定于与此基元相交图像框的数量。可通过考察典型图形基元来展示存储器带宽利用率所受到的影响，此基元可由大小大约为100字节的顶点数据来表示并且它可能与多个图像框相交。此例子中将假定典型基元与3个图像框相交。在此种情况下，对于每个处理过的基元，处理器310须向图形基元存储区域332内写入平均300字节的顶点数据。对于包含2k图形基元的相对简单的显示结构，处理器310须对每种结构提供600k字节的数据。如果帧显示速率为每秒60帧，那么处理器须以每秒360M字节的速率向图形基元存储区域332提供数据。对于更复杂的包含100k基元的显示，带宽要求提高到每秒1.8G字节。在图形基元存储区域332和图形控制器340之间需要满足的带宽要求是一样的。这种将图形基元数据从处理器310转移到图形基元存储区域332以及从图形基元存储区域332到图形控制器340的对存储带宽的高度利用会为整个系统操作带来极大的负面影响。附图简要描述通过以下的详细描述以及与本
技术实现思路
相关的附图，将对本专利技术进行全面了解。然而，这些内容不应被视为仅局限于本专利技术所描述的具体实施例，而仅仅是为了解释和理解上的方便。图1为根据现有系统，在显示屏幕上所布置的几个3D物体的结构图。图2为根据现有系统，描述将图1中的几个3D物体分配到图像框中的过程结构图。图3为当前包含拼块式图形结构系统的框图。图4为在拼块式图形结构中，使用降低存储器带宽利用率的方法的具体实施例的流程图。图5为在图形基元存储区域位于系统存储器的拼块式图形结构中，使用降低存储器带宽利用率的方法的具体实施例的流程图。图6为在图形基元存储区域位于局部图形存储器的拼块式图形结构中，使用降低存储器带宽利用率的方法的具体实施例的流程图。图7为包含一具体图形控制器实施例的系统的框图，此控制器含顶点高速缓冲存储器。详细描述下面将对拼块式图形结构中用来降低存储器带宽利用率方法和设备的具体实施例进行描述。在此例子中，微处理器从图形存储器中为图形基元读取顶点数据。存储器将确定图形基元和那个图像框相交。此基元的所有顶点被写进顶点缓冲器中以备将来参考。此顶点缓冲器位于主系统存储器或局部图形存储器中。顶点缓冲器可作为图像框存储区域的一部分或在分立存储器区域中使用。假定处理器确定此图形基元与第一和第二图像框相交，处理器将向第一和第二图像框存储区域写入指针。此指针标明了在实际顶点数据存储器中的位置。这样，仅有一个顶点数据副本从处理器转移到图形存储器。因为此指针尺寸比顶点数据小，所以较少的数据从处理器移动到图形存储器，同时改善了存储器带宽的使用。上面例子以及接下来的具体实施例中的微处理器可替换为3D图形处理器，其进行的基元操作与微处理器是相同的。例如，附加部分可以包含完成硬件转换和硬件内部指示计算的3D图形处理器。上面例子以及接下来的具体实施例中的图形存储器可作为主系统存储器的一部分包含进去，或作为直接连接于图形控制器的局部图形存储器得以使用。这里所使用的“指针”意为包含任何至少部分地标明顶点数据位置的手段，包括存储器地址也包括索引。例如，指针可以是标明顶点数据位置的物理存储器或者是虚拟存储器地址。此指针可替换为索引，利用此索引可以运算出顶点数据的地址。例如，根据方程“基地址+索引*顶点数据大小”可从索引值运算出地址。虽然上面的例子以及接下来的众多例子讨论了与图形基元相交的指定数量的图像框，而其它的例子中可以使用任意数量的图像框。进一步地，虽然这里所讨论的图形基元包含三个顶点的三角形，而其它类型的基元也是可行的。再者，这里所描述的具体实施例中，地址数据假定为32位宽，索引假定为16位宽，三角形基元的顶点数据假定为大约100字节本文档来自技高网...

【技术保护点】
一种方法包括： 确定图形基元与第一和第二图像框相交； 将与图形基元相应的多个顶点数据写入位于存储设备中的第一图像框存储区域； 将多个指针写入位于存储设备中的第二图像框存储区域，多个指针用来标明多个顶点数据的位置。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：HC希，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：US[美国]